Amp-probleme - Amp-probleme PDF

Preview

Summary

Gheorghe TOACS ̧EELECTRONIC̆A DIGITAL̆ACulegere de problemeBRAS ̧OV, 2004 4 CUPRINSAceast ̆a culegere de probleme constituie suportul de exercit ̧iipentru disciplina de Electronic ̆a Digital ̆a predat ̆a la specializ ̆arile de Electronic ̆a (Ingineria Calculatoarelor) ̧si de Telecomunicat ̧ii. Studi...

Description

Gheorghe TOACS¸E

˘ DIGITALA ˘ ELECTRONICA Culegere de probleme

BRAS¸OV, 2004

2

Cuprins 1 Port¸i Logice

7

2 Circuite logice combinat¸ionale

37

3 Circuite logice secvent¸iale

101

3

4

CUPRINS

Aceast˘a culegere de probleme constituie suportul de exercit¸ii pentru disciplina de Electronic˘a Digital˘a predat˘ a la specializ˘ arile de Electronic˘ a (Ingineria Calculatoarelor) ¸si de Telecomunicat¸ii. Studiul acestei discipline, care are un pronunt¸at caracter ingineresc, trebuie s˘ a aib˘ a o finalitate imediat˘ a: analiza unui circuit sau proiectarea/sinteza unui circuit. Ori, aceste cerint¸e se dobˆ andesc prin mult exercit¸iu, la ˆınceput, pe mici ¸si elementare proiecte (=probai trebuie ˆınt¸elese aceste probleme, aceasta este ¸si rat¸iunea pentru care majorileme). ˆIntˆ tatea problemelor din aceast˘ a culegere sunt rezolvate, apoi o extindere la unele probleme similare ¸si, mai departe, conceperea unor probleme noi; dac˘ a se parcurge aceast˘a cale se poate constata c˘a not¸iunile dobˆandite prin exercit¸iu au devenit operative ¸si studiul disciplinei a fost cu finalitate. Pentru procesarea acestui material am primit sprijinul din partea unui grup de student¸i, c˘ arora le mult¸umesc: Claudiu Grigorut¸, Cristian Hat˘ ar˘a, Hornoiu Ioan, Marius Mazilu, Alexandru Zota ¸si ˆın mod special studentului Alexandru Costache. Prin natura sa o culegere de probleme este susceptibil˘ a de gre¸seli, de aceea, anticipat, autorul mult¸ume¸ste tuturor celor care le vor semnala la adresa [email protected].

Bra¸sov, Decembrie 2004

6

CUPRINS

Capitolul 1

Port¸i Logice P1.1 Utilizˆ and axiomele ¸si teoremele algebrei Booleene, s˘ a se demonstreze analitic urm˘ atoarele identit˘a¸ti ¸si apoi s˘a se deduc˘ a tabelul de adev˘ar al expresiei respective: a) B + AC = (A + B + C)(A + B + C)(A + B + C) b) AD + CD + AB = A CD + ABC + ABC + ACD c) D(A + +C + D)(A + B + C + D) = (D + AC + AC )(A C + BD + AC ) Rezolvare: A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

_ F 1 =AC+B 0 1 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

Figura P 1.1 -a

a) Partea dreapt˘ a a identit˘ a¸tii este: F1 = (A + B + C)(A + B + C )(A + B + C ) = (AA + AB + AC + AB + BB + BC + AC + BC + CC)(A + B + C) = = (AB + AC + AB + B + BC + AC + C)(A + B + C) = = [C(A + B + A + 1) = B(A + A + 1)](A + B + C) = = (C + B)(A + B + C) = = AC + BC + CC + AB + BB + BC = 7

8

CAPITOLUL 1. PORT ¸ I LOGICE = AC + B(C + A + B + C) = = AC + B Expresia rezultat˘ a este identic˘ a cu partea stˆanga a identit˘ a¸tii.ˆIn transform˘ arile analitice s-au folosit relatiile: A · A = 0, A + 1 = 1, A · A = A, A + A = 1, A · 1 = A Se poate obt¸ine direct expresia din partea dreapt˘a, f˘ ar˘a a efectua ˆınmult¸irile termenilor din paranteze dac˘ a ˆın partea stˆang˘ a se aplic˘a axioma distributivit˘a¸tii. (vezi Exemplul 1.3). Tabelul de adev˘ ar este prezentat ˆın Figura P1.1-a b) Partea dreapt˘ a a identit˘ a¸tii este: F2 = (A CD + ACD + (AB C + ABC) + ACD = = CD(A + A) + AB (C + C) + ACD= = CD + AB + ACD = (CD + ACD) + AB = = D(C + AC ) + AB Expresia rezultat˘ a este identic˘ a cu parta stˆ ang˘a. Tabelul de adev˘ ar este prezentat in Figura P1.1-b A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

_ _ F 2 =AD+CD+AB 0 1 0 1 0 1 0 1 1 1 1 1 0 1 0 0

Figura P 1.1 -b

c) Partea stˆang˘ a a identit˘a¸tii este: F3 = D(A + B + C + D)(A + B + C + D) = = D(AA + AB + A C + A D + AB + BB + BC + BD + AC + BC + CC + CD + AD + BD + C D + D D) = = D(0 + AB + A C + A D + AB + B + BC + BD + AC + BC + 0 + CD + AD + BD + C D + D) = = D(B(A + A + 1 + C + D + C) + A C + AC + D(A + A + C + 1)) = = D(B + A C + AC + D)

9 Expresia final˘ a pentru partea stˆang˘ a a identit˘ a¸tii este: F3 = BD + A CD + ACD Tabelul de adev˘ ar este prezentat ˆın Figura P1.1-c __ A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

F 3 =F 4 =BD+ACD+ACD 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 1

Figura P 1.1 -c

P1.2 S˘ a se demonstreze urm˘ atoarele identit˘ a¸ti ¸si apoi s˘a se deduc˘a tabelul de adev˘ ar al expresiei respective: a) AB + (A + B)C = AB + (A ⊕ B)C; b) A ⊕ B = B ⊕ A = A ⊕ B; c) A ⊕ 1 = A (inversorul comandat realizat cu o poart˘ a XOR); A ⊕ 0 = A; A ⊕ A = 1; A ⊕ A = 0; d) A ⊕ B = AB + A B; e) A ⊕ B = A ⊕ B = A ⊕ B; f ) ABC + A B + ABCD = ABC + A B + D; g) ABC + AB C + A B C + ABC + ABC = BC + AB + B C; h) ABC (BD + CDE) + AC = A(C + BDE. P1.3

S˘ a se dezvolte urm˘ atoarele expresii (utilizˆand teoremele DeMorgan):

a) AB (C + D); b) AB (CD + EF ); c ) (A + B + C + D) + ABCD; d) (A + B + C + D) (AB CD); e) AB (CD + EF )(AB + CD);

10

CAPITOLUL 1. PORT ¸ I LOGICE f ) (ABC) (EF G) + (H IJ) (K LM ); g) (A + BC + CD) + BC ; h) (A + B) (C + D) (E + F ) (G + H ).

P1.4 Folosind port¸ile setului complet {XOR, AN D} s˘a se implementeze operatorii: NOT, AND, OR, NAND, NOR, XNOR. Se vor utiliza simbolurile ANSI/IEEE. Rezolvare: Solut¸ia este prezentat˘ a ˆın figura P1.4 Operatorul logic Setul complet de operatori A

NOT_ A

A

A

NAND ____

AND &

A

A* B

A =1

B

=1

A

1

A

A &

& B

B

A *B

_ _

1

=1 1

=1 &

AB+AB

____ ______ ___ A+B=( A + B) *AB A

B

A* B ____ A *B

A

A+B

B

B

B

1

NOR___

A

A+B

_________ _____ __ A *B=(A *B ) + 1 A+B=A + B+A* B=(A+ B) *AB

A *B A=A + 1 A

OR 1

B

B

&

A

A

A+B

&

=1

____ A+B

=1

=1

A +B =1 B ____ ( A + B )=(A + B ) +

1

B 1

A+B

& ___ 1 1 =1 A B *

NXOR ____

& 1

=1 A + B ____ & A+B =1 ___ A* B

A B

=1

=1

____ A +B

1

Figura P 1.4

P1.5 Ce port¸i din figura P1.5 nu funct¸ioneaz˘ a corect? Oscilogramele semnalelor de pe intr˘ ari ¸si de pe ie¸siri sunt prezentate in aceea¸si figur˘a. A B y

A B y

A B

y

A B y

A B y

y a)

y

b) y

A B y

A

A B

B y

y

c)

d)

Figura P 1.5 Rezolvare: a) - corect; b),c),d) - incorecte P1.6 S˘ a se implementeze operatorul sum˘a modulo doi (XOR) pentru dou˘ a variabile numai cu port¸i NAN D sau numai cu port¸i NOR cu dou˘a intr˘ari.

11 Rezolvare: Pentru implementarea cu port¸i NAN D: A ⊕ B = AB + AB = AB + AB = (AB ) · (AB ) Pentru implementarea cu port¸i NOR: A ⊕ B = AB + AB = AB + AB = (A + B) + (A + B) = (A + B) + (A + B) Se observ˘ a c˘a ˆın ambele implement˘ ari anterioare se irosesc dou˘ a port¸i pentru implementarea negatelor A, B. Ulterior,acestea se aplic˘a pe cele dou˘a “canale“.Se pot rescrie expresiile astfel ˆıncˆat s˘ a apar˘a un termen comun ˆın ambele “canale“, termen care consum˘ a numai o poart˘ a, ˆın felul urm˘ ator: AB = AB + AA = A(B + A) = A(AB ) AB = AB + BB = B(A + B) = B(AB) Deci: A⊕ B = A(AB) · B (AB),cu implementarea reprezentat˘ a ˆın Figura P1.6-a. A + B = (A + B) + B; A + B = A + (A + B ) deci A ⊕ B = (A + B) + B + A + (A + B ) A

Α

Α+ Β B

a)

Β

Α+ Β b)

Figura P 1.6

P1.7 S˘ a se constriuasc˘ a tabelele de adev˘ ar ¸si reprezent˘ arile simbolice pentru implementarea operatorului sum˘ a logic˘ a de dou˘a variabile (OR2) considerˆ and toate variantele de activare ale semnalelor de intrare ¸si de ie¸sire. Rezolvare: Pentru tabelul de adev˘ ar, Figura P1.7-a, al funct¸iei logice OR se consider˘ a toate cele opt combinat¸ii care se pot forma cu cele trei variabile binare: valoarea adev˘arat˘ a pentru A poate fi notat˘ a fie cu A.H sau fie cu A L; valoarea adev˘ arat˘a pentru B poate fi notat˘ a fie cu B.H sau fie cu B L; valoarea adev˘ arat˘a pentru C poate fi notat˘ a fie cu C.H sau fie cu C L.

12

CAPITOLUL 1. PORT ¸ I LOGICE B

A

C

Fals Fals Fals Adevarat Adevarat Fals Adevarat Fals Adevarat Adevarat Adevarat Adevarat A.H B.H

O.H

A.H B.H O.H 0 0 0 0 1 1 1 0 1 1 1 1 a)

A.H B_ L

O.H

A.H B _ L 0 0 0 1 1 0 1 1 b)

O _ L A.H B_ L

A.H B.H

A.H B.H O _ L 0 0 1 0 1 0 1 0 0 1 1 0 e)

O.H 1 0 1 1

A_ L B.H A_ L 0 0 1 1

O.H

B.H O.H 0 1 1 1 0 0 1 1 c)

O_ L A _ L

O_ L 0 1 0 0

O.H

A _ L B_ L 0 0 0 1 1 0 1 1 d)

O _ L A_ L B_ L

B.H

A.H B _ L 0 0 0 1 1 0 1 1

A_ L B_ L

O.H 1 1 1 0

O_ L

A _ L B.H O _ L 0 0 0 0 1 0 1 0 1 1 1 0

A _ L B_ L O_ L 0 0 0 0 1 0 1 0 0 1 1 1

g)

h)

f)

Figura P 1.7

P1.8 S˘ a se explice cum se procedeaz˘ a cu intr˘ arile neutilizate ale unei port¸i logice astfel ˆıncˆ at acestea s˘a nu duc˘ a la o funct¸ionare incorect˘ a a port¸ii.

Rezolvare: Exist˘ a urmatoarele trei modalit˘ a¸ti de conectare a intr˘arilor neutilizate la port¸ile AND, NAND, ¸si OR,NOR (prezentare ˆın Figura 1.8)

a) se conecteaz˘ a ˆımpreun˘ a cu o intrare utilizat˘ a a port¸ii;

b) se conecteaz˘ a la Vcc (“1“) sau la mas˘ a (“0“);

c) se conecteaz˘ a la ie¸sirea unei port¸i neutilizate.

13

a)

utilizata utilizata neutilizate

utilizata utilizata neutilizate

Vcc =+5V R=1K TTL

TTL

neutilizata utilizata utilizata

utilizata utilizata neutilizata

b) Vcc =+5V neutilizata utilizata utilizata

CMOS

utilizata utilizata neutilizata

CMOS

Vcc =+5V TTL TTL c) poarta neutilizata

TTL R=1K

intrare neutilizata (in stare H) poarta neutilizata

intrare neutilizata (in stare L)

Figura P 1.8

P1.9 Pentru port¸ile TTL impedant¸ele de ie¸sire sunt ˆın jur de 30 Ω ˆın starea L ¸si ˆın jur de 300Ω ˆın starea H. Impedant¸a caracteristic˘ a a traseelor de circuit pe placa de sticlotextolit are valori cuprinse ˆıntre Z0 = 50 ÷ 150Ω. ˆIn scopul de a se evita reflexiile pe liniile de conectare ˆıntre port¸i, prin realizarea condit¸iei Z 0 = Zr (impedant¸a pe care se realizeaz˘ a reflexia), se m˘are¸ste artificial impedant¸a de ie¸sire a port¸ii care comand˘ a linia prin inserarea, la ie¸sirea acesteia, a unei rezistent¸e R. S˘ a se determine valoarea maxima a rezistent¸ei R. Rezolvare: C˘ aderea de tensiune pe rezistent¸a R nu trebuie s˘ a dep˘ a¸seasca marginea de zgomot ˆın curent continuu ˆın starea H ¸si ˆın starea L:

14

CAPITOLUL 1. PORT ¸ I LOGICE

RH ≤

0.4V MH = 10K Ω = 40µA IIH max

RL ≤

MH 0.4V = = 250Ω IILmax 1.6µA

R ≤ min(10KΩ, 250Ω) Se alege o rezistent¸a˘ ˆın jur de 100Ω, pentru a nu distruge complet marginea de zgomot. P1.10 S˘ a se comande o diod˘ a electroluminiscent˘ a (LED) cu o poart˘ a 74HC MOS ¸si 74LS TTL. Parametrii de catalog ai acestor port¸i sunt dat¸i ˆın tabelul de la P1.12. Punctul de funct¸ionare al LED-ului ˆın starea de luminiscent¸a are coordonatele I D =8mA,UD =1.6V. Rezolvare: a) Poarta 74HC MOS nu poate comanda LED-ul deoarece curentul generat ¸si absorbit la ie¸sire I0H(max) , I0L(max) au valoarea de 4mA, mai mic˘ a decˆ at valoarea curentului necesar ilumin˘ arii diodei (ID =8 mA). b) Poarta 74LS TTL poate comanda dioda numai ˆın conexiunea reprezentat˘a ˆın Figura P1.10 V CC =+5V R U D=1,6V

I D=8mA

74LSTTL

Figura P 1.10

P1.11 S˘ a se calculeze valorile rezistent¸elor R a ¸si Rb ale circuitului din figura a) astfel ca atunci cˆ and ambele comutatoare sunt deschise pe intr˘ arile A ¸si B s˘a fie asigurate nivelurile logice “0“ ¸si “1“. Care este puterea disipat˘ a de aceste rezistent¸e cˆand comutatoarele sunt deschise ¸si ˆınchise? Valorile de catalog ale port¸ii sunt date ˆın tabelul de la P1.12. V CC Ra A B

V CC Rb

a)

74LSTTL

15 Rezolvare: Ra ≤

4.75V − 2V [Vcc(min) − VIH (min) ] 2.75V = = = 135K Ω IIH (max) 20µA 20µA

Rb ≤

[VIL(max) − 0V ] 0.8V 0.8V − 0V = = 2K Ω = 400µA 400µA IIL(max)

Disipat¸ie pe Ra : 0.053 mW (comutator deschis),0.185 mW (comutator ˆınchis). Disipat¸ie pe Rb : 0.32 mW (comutator deschis),12.5 mW (comutator ˆınchis). P1.12 S˘ a se determine dac˘ a o poart˘ a 74HC00 poate comanda patru port¸i 74LS00 ¸si dac˘ a o poart˘a 74LS00 poate comanda patru port¸i 74HC00. Valorile tipice de catalog ale parametrilor port¸ilor logice sunt date ˆın tabelul urm˘ator: Tip 74HC00(CMOS) 74LS00(TTL)

VIH(min) VIL(max) VOH(min) VOL(max) I IH(max) IIL(max) I OH(max) I OL(max) 3,5 V 2V

1V 0,8 V

4,9 V 2,7 V

0,1 V 0,4 V

1 µΑ 20 µΑ

−1 µΑ 40 µΑ 4 mA −400 µΑ −800 µΑ 8 mA

Rezolvare: Se vor determina nivelurile logice ¸si factorii de ˆınc˘arcare la ie¸sire ˆın starea H ¸si ˆın starea L. a 74HC00 comand˘ a patru port¸i 74LS00: ˆIn starea H: VOH (min) = 4.9V > VIH (min) = 2V . Deci, nivelul garantat de tensiune la ie¸sirea port¸ii 74HC00 satisface cu prisosint¸a˘ nivelul permis de tensiune la intrarea port¸ilor 74LS00. MH = 4.9V − 2V = 2.9V 4 · IIH (max) = 4 · 20µA = 80µA < IOL(max) = 4mA Curent¸ii absorbit¸i de cele patru port¸i 74LS00 pot fi generat¸i de poarta CMOS. ˆIn starea L: VOL(max) = 0.1V < VIH = 0.8V . De asemenea, nivelurile de tensiune sunt satisf˘ acute ML = 0.8V − 0.1V = 0.7V 4 · IIL(max) = 4 · 400µA = 1.6mA < IOL(max) = 4mA Curent¸ii generat¸i de cele patru port¸i 74LS00 pot fi absorbit¸i de poarta CMOS. Rezult˘ a c˘a cele patru port¸i 74LS00 pot fi comandate de o poart˘a CMOS. b 74LS00 comand˘a patru port¸i 74HC00: ˆIn starea H: VOH (min) = 2, 7V < VIH (min) = 3, 5V . Rezult˘a c˘ a nivelul garantat de tensiune la ie¸sirea port¸ii 74LS00 este mai mic decˆ at nivelul de tensiune permis la intrarea port¸ilor 74HC00. Pentru a se asigura nivelul permis de 3,5V se conecteaz˘a la ie¸sirea port¸ii o rezistent¸a˘ R p de “tragere ˆın sus“ (pull − up) a tensiunii la valoarea

16

CAPITOLUL 1. PORT ¸ I LOGICE VCC , a¸sa ca ˆın Figura P1.12 (R p se calculeaz˘a ca R a ˆın problema P1.11). ˆIn starea L: ˆın prezent¸a rezistent¸ei R p poarta 74LS00 trebuie s˘ a asigure nivelul garantat al tensiunii de ie¸sire VOL(max) = 0.4V < VI H (max) = 1V . Din Figura P1.12 se obt¸in urm˘ atoarele relat¸ii: Rp ≥

VCC (max) − VOL(max) IOL(T T L) − 4 · II L(CMOS)

ML = VIL(max)C MOS − VIL(max)T T L rezultˆ and valorile: Rp ≥

4, 85V 5, 25V − 0, 4V = = 606Ω 8mA − 4 · 1µA 7, 996mA ML = 1V − 0, 4V = 0, 6V V CC RP I OL

74LS00

V OL(max)

+5V IIL IIL IIL 74HC00

Figura P 1.12

P1.13 Pentru port¸ile inversor din Figura P1.13-a timpii de propagare sunt: τLH = 6ns(min)/10ns(max), τHL = 4ns(min)/6ns(max), iar timpii de cre¸stere ¸si de descre¸stere (a fronturilor) sunt: τr = τf = 1ns. Presupunˆ and valorile minime pentru timpii de propagare, s˘a se determine timpul total de propagare prin circuit pentru comanda intr˘ arii: 0 → 1, 1 → 0. Considerˆand c˘ a fiecare inversor are timpul de propagare situat oriunde ˆıntre valoarea minim˘a ¸si cea maxim˘ a, s˘a se schit¸eze formele de und˘ a ˆın punctele B,C ¸si D cˆ and semnalul pe intrarea A are tranzit¸iile: 0 → 1, 1 → 0. Rezolvare: Pentru tranzit¸ia 0 → 1 : τd = τHL + τLH + τHL = 4 + 6 + 4 = 14ns. Pentru tranzit¸ia 1 → 0 : τd = τLH + τHL + τLH = 6 + 4 + 6 = 16ns. ˆIn intervalele ha¸surate din formele de und˘ a reprezentate ˆın Figura 1.13-b, semnalul poate sa fie “0“ sau “1“, ˆın funct¸ie de timpul real de propagare prin inversor. De notat c˘ a timpii de propagare se adun˘ a. Deci, timpul total de propagare minim/maxim prin circuit este

17 suma timpilor de propagare minim/maxim prin fiecare inversor. Aceasta ˆınseamn˘a c˘a ferestrele reprezentˆ and intervalele ˆın care valorile semnalelor nu sunt exact definite devin din ce ˆın ce mai largi pe m˘ asura propag˘arii prin circuit. Datorit˘ a amplific˘ arii ˆın tensiune a circuitelor de comutat¸ie, timpul de cre¸stere τr ¸si cel de coborˆare τf nu cresc pe m˘asur˘ a ce ˆ a, acest aspect, nici nu se consider˘ a semnalele se propag˘ a succesiv prin circuit. In practic˘ decˆ at atunci cˆand circuitul este analizat pentru o funct¸ionare analogic˘a.

A B A

B

C

4 6

D

6

10

10 16

C D

14

10

22

16

16

a)

20

b)

Figura P 1.13

P1.14 Pentru circuitul din figura a) de mai jos se consider˘a, pentru toate port¸ile, τP HL = τP LH = τP .S˘ a se determine valorile logice pentru variabilele notate ˆın figur˘ a. Discut¸ie. T ¸ inˆ and cont de timpii de propagare, s˘ a se descrie prin forme de und˘a valorile variabilelor logice pe durata regimurilor tranzitorii.Discut¸ie. _

A

C

C B

_

A

D

a) A _

b)

A

B

B A

A

B

_

_

A

A

Rezolvare: Conform algebrei Booleene,considerˆ and c˘ a tranzit¸iile variabilelor se realizeaz˘a instantaneu: A = 1 → A = 0; C = 1; C = 0; D = 0; B = 1 Indiferent de valoarea logic˘a a variabilei A, variabila are totdeauna valoarea B=1. Pe durata regimului tranzitoriu, intervalul dintre primele trei linii verticale trasate punctat ˆın figura P1.14, postulatul de existent¸a˘ a complementului nu mai este respectat

18

CAPITOLUL 1. PORT ¸ I LOGICE

τp

τp

A

t

A

t

C

t

C

t

D

t

B

t

Figura P 1.14

X + X 6= 1; X · X 6= 0. Acest circuit poate fi utilizat pentru detectarea fronturilor pozitive sau negative ale semnalului A prin producerea de impulsuri (simularea funct¸ion˘ arii circuitului monostabil). C - genereaz˘ a un impuls “0“ numai la aparit¸ia frontului pozitiv al semnalului A; C - genereaz˘ a un impuls “1“ numai la aparit¸ia frontului pozitiv al semnalului A; D - genereaz˘ a un impuls “1“ numai la aparit¸ia frontului negativ al semnalului A; B - genereaz˘ a un impuls “0“ numai la aparit¸ia ambelor fronturi ale semnalului A. P1.15 Pentru circuitele din figura (b) de la P1.14, s˘ a se determine formele de und˘a pentru variabila B cˆ and variabila A are o variat¸ie sub forma de semnal dreptunghiular de perioad˘ a T=10 τp cu coeficientul de umplere 50%. Se consider˘a τp = τpHL = τpLH pentru toate port¸ile circuitelor. S˘a se interpreteze formele de und˘ a pentru variabila B, similar cu interpretarea de la problema 1.14. P1.16 Pentru comanda port¸ii NAND 74HC00 de la ie¸sirea unei p...