Parallel Seriel Bus PDF

Preview

Summary

Download Parallel Seriel Bus PDF

Description

Parallel und serieller Bus parallel mehrere Signalleitungen, sodass ein Informationspaket gleichzeitig gesendet werden kann. Komponenten sind an den Signalleitungen angeschlossen werden. Signalleitugen müssen im selben Takt bleiben und gleichlange Signallaufzeiten besitzen. Gefahr der Übersprechen. seriell Information aufgeteilt und über eine Signalleitung nacheinander gesendet. Bus-Strukturen Multiplexing Um Leitungen und Pins zu sparen wird die Leitungsanzahl halbiert. Die Information wird ebenfalls halbiert und in Gruppen übertragen. Eine Gruppe d. Information wird in einer Busphase über dieselben Leitungen gesendet. Zusätzlicher Steuerpin kennzeichnet die Phase. (RAS-CAS Zyklen) Bus als Teil des Computers Daten oder Ereignisse zwischen Bestandteilen innerhalb eines Computers werden über den Bus übertragen. Ein Bus kann mehrere Peripheriegeräte über den gleichen Satz von Leitungen miteinander verbinden. Punkt-zu-Punkt Verbindung Anschluss, bei dem ein Gerät mit einem anderen über eine oder mehrer Leitugen verbunden ist. Adressierungsverfahren In einem Bussystem kann zu einem bestimmten Zeitpunkt nur ein einzelner Knoten Daten ausgeben. Daten sollen zu einem Zielknoten transportiert werden. Zur Identifizierung des Zielknotens wird eine Adressierung vorgenommen. Adressierung in Parallelbussystemen Bus-Master, über Select Leitung wird der zugehörige Slave informiert und Daten werden über den separaten Datenbus transpotiert. Wenn die Komponenten über Adressdekoder verfügen, können die Gerätenummer über ld(n) Leitungen übertragen werden. (ISA) Ohne Adressleitung: Durch Multiplexing wird zunächst die Adresse über die Leitung übertragen. Komponenten ermitteln über Adressdekoder, ob sie angesprochen sind. Dann werden die Daten an die Komponente übertragen. Über eine gesonderte Leitung wird angezeigt, ob gerade eine Adresse oder ein Datenwort auf der Signalleitung anliegt. (I2C, PCI) SCSI Priorisierung der Geräte Adressierung in seriellen Bussystemen Datenpakete werden neben den Daten mit Empfänger-Adressen versehen. Angeschlossene Komponente betrachten Empfängerfeld und entscheien dann, ob sie das Paket verarbeiten oder verwerfen. Bus-Technologien Front-Side-Bus (FSB) kein richtiger Bus, sondern eher mehrere parallele Leitugen zwischen Prozessor und Chipsatz. Taktrate bis 400 MHz, 64 Bit

Um die Datentransferrate zu steigern, wurde Double-Data-Rate Verfahren entwickelt, zuletzt 4 Datenwörter pro Takt HyperTransport AMD Punkt-zu-Punkt-Verbindung, die über zwei getrennte unidriektionle Pfade im Vollduplex-Betrieb miteinander koppelt. Die Verbindungspfade sind als parallele Busse ausgelegt. Ihre Breite kann je nach Komponente bis zu 32 Bit betragen. Zweiflanken-Übertragung. 16 Bit von HyperTransport mit 800 MHz kann 3,2 GBytes/s pro Richtung. Die Übertragung geschieht diffenziell Low Voltage Diffential Signaling LVDS QuickPath InterConnect Intel ab i7, kein Bussystem, sonder ein Routing Mechanismus. Vollduplex, Punkt-zu-Punkt Verbindung. QPI-Port besteht aus 2 unidirektionalen QPI-Links. Ein QPI-Link besteht aus 20 Leitungspaaren zum symmetrischen Übertragen von 20 Bits im Zweiflanken-Verfahren. Für jede Richtung ein Leitungspaar für das Taktsignals, so dass 84 Leitungen bestehen. Von 20 Datenleitugen 16 für Zwei-Byte-Daten, restliche 4 werden zur Fehlerkorektur verwendet. 25,6 GB/s

North-Bridge Regelt den Datenfluss zwischen Prozessor, Speicher, Grafikcontroler und Komponenten aus der South-Bridge. Sie nimmt Protokollanpassungen zwischen Speicherbus, Prozessorbus und Grafikcontroller vor. Daten werden in Registern für jede Übertragungsrichtung gespeichert (Geschwindigkeitsanpassung). Verbindung zum Prozessor über QPI oder Hypertransport Speicherkontroller Regelt über ein oder zwei unabhängige Kanäle den Zugriff die Hauptspeichermodule. Der Controller erzeugt für die unterschiedlichen Typen von Speichermodulen alle Steuersignale und übernimmt ggf. das Auffrischen der dynamischen Speicherbausteine (Kondensatoren). ECC Error Correcting Code bei geschützen Speichermodulen übernimmt Prüfung und Reaktion auf Speicherfehler. Er enthält Puffer zur Bearbeitung der Lese-/Schreibzugriffe (Cache...