Informe basic gates PDF

Preview

Summary

Informe práctica II - Basic gates...

Description

ELECTRÓNICA DIGITAL I INFORME DE LABORATORIO No. 02, 09 DE OCTUBRE DE 2019

1

Laboratorio No. 02 – Compuertas lógicas básicas Jose Antony Parada Castillo1, Briyith Paola Prieto Salazar2 1 2

Estudiante xx semestre de Ingeniería Electrónica Tunja, Código 201711307 Estudiante xx semestre de Ingeniería Electrónica Tunja, Código 201511767

La finalidad de este informe corroborar el funcionamiento de compuertas básicas, implementadas como un sistema elemental, comparando y/u obteniendo sus tablas de verdad y relacionando su comportamiento, además de realizar el respectivo análisis de sus posibles funcionalidades al aplicarlas en sistemas digitales. Palabras clave: compuerta, sistema, tabla de verdad. The report presented below, aims to corroborate the operation of basic gates, implementing them as an elementary system, comparing and / or obtaining their truth tables and relating their behavior, in addition to performing the respective analysis of their possible functionalities when applying them in digital systems. Keywords: gate, system, truth table. I.

INTRODUCCIÓN

Para entender que es una compuerta digital y, así mismo, comprender su funcionamiento, se debe ir al punto base. Cuando se transmiten datos de una compuerta a otra, esta lo hace en formato de bits, los cuales son dígitos en sistema binario, o sea, 1s y 0s. Ahora, para lograr la transimisón de estos datos, se debe entender que la información binaria se representa en un sistema digital por cantidades físicas denominadas señales [1], así, se puede decir que esta información binaria se transmite de una compuerta a otra por medio de estas señales, por ejemplo, si se habla de un valor de voltaje, se puede asumir como 1v como un 1 lógico y el valor de 5v como 0. Por ende, se puede definir a las compuertas digitales como bloques que producen diferentes señales lógicas.



NAND(7400):

Figura 2. Compuerta NAND en representación gráfica, ubicación en pastilla. Fuente: Fairchild semicondutor (http://web.mit.edu/6.131/www/document/7400.pdf)

Tabla 1. Tabla de verdad compuerta NAND. Fuente: Fairchild semicondutor (http://web.mit.edu/6.131/www/document/7400.pdf) Como se puede observar en la tabla 1, la compuerta NAND



Figura 1. Compuerta digital en presentación de pastilla. Fuente: Tienda Micro Luz.

Para efectos de la práctica, se hizo uso de las siguientes compuertas lógicas (a continuación, se presentan sus representaciones gráficas con sus respectivas tablas de verdad):

NOR(7402):

ELECTRÓNICA DIGITAL I INFORME DE LABORATORIO No. 02, 09 DE OCTUBRE DE 2019

2

Figura 3. Compuerta NOR en representación gráfica, ubicación en pastilla. Fuente: Fairchild semicondutor (http://web.mit.edu/6.131/www/document/7402.pdf)

Tabla 4. Tabla de verdad compuerta AND. Fuente: Fairchild semicondutor (https://www.jameco.com/Jameco/Products/ProdDS/49146.pdf) Tabla 2. Tabla de verdad compuerta NOR. Fuente: Fairchild semicondutor (http://web.mit.edu/6.131/www/document/7402.pdf)



Figura 4. Compuerta NOT en representación gráfica, ubicación en pastilla. Fuente: Fairchild semicondutor (https://www4.ujaen.es/~gnofuen/Hoja%20caracteristicas %207404.pdf)

Tabla 3. Tabla de verdad compuerta NOT. Fuente: Fairchild semicondutor (https://www4.ujaen.es/~gnofuen/Hoja %20caracteristicas%207404.pdf)





OR(7432):

NOT(7404):

AND(7408):

Figura 6. Compuerta OR en representación gráfica, ubicación en pastilla. Fuente: Fairchild semicondutor (http://www.datasheet.es/PDF/245534/7432-pdf.html)

Tabla 5. Tabla de verdad compuerta OR. Fuente: Fairchild semicondutor (http://www.datasheet.es/PDF/245534/7432-pdf.html)



Figura 5. Compuerta AND en representación gráfica, ubicación en pastilla. Fuente: Fairchild semicondutor (https://www.jameco.com/Jameco/Products/ProdDS/49146.pdf)

XOR(7486):

Figura 7. Compuerta XOR en representación gráfica, ubicación en pastilla. Fuente: Fairchild semicondutor (http://www4.ujaen.es/~gnofuen/Hoja%20caracteristicas %207486.pdf)

3

ELECTRÓNICA DIGITAL I INFORME DE LABORATORIO No. 02, 09 DE OCTUBRE DE 2019

Tabla 6. Tabla de verdad compuerta XOR. Fuente: Fairchild semicondutor (http://www4.ujaen.es/~gnofuen/Hoja %20caracteristicas%207486.pdf)

Con las tablas de verdad descritas anteriormente, podemos ver en adicion que cada una representa una operación lógica[2], asi, al tener 2 o más entradas, la compuerta AND las multiplica entre si (tabla 4), la compuerta OR las suma (tabla 5), la NOT tiene a la salida el valor opuesto que se registra a la entrada (tabla 3) aunque para esta solo debe haber una única entrada, por último, la XOR compara las entradas que registre (tabla 6). La compuerta NAND hace el oficio de negar la compuerta NAND y la NOR niega la compuerta OR, cumpliendo de resto sus mismas características.

b)

De la función obtenida se halló la tabla de verdad.

c)

Por medio del constructor virtual, se implementa este circuito.

d)

Igualmente, se halla la tabla de verdad del circuito ya implementado.

e)

Por último, se comparan ambas tablas de verdad.

PARTE III. Para esta última parte, se dieron unos parámetros que debía cumplir el sistema, primero se asoció a cuales parámetros correspondían valores de 1 o 0, consiguiente se halla la tabla de verdad y, por medio de un mapa de Karnough, se halla la función resultante, la cual se representa por medio de compuertas y se implementa en protoboard. III. DESARROLLO DE LA PRÁCTICA PARTE I

II. PROCEDIMIENTO PARTE 1. Para esta primera parte, se buscaron los datasheet de cada compuerta para relacionar sus tablas de verdad y ver cuales eran las entradas, salidas, Vcc y GND. Al obtener esta información, se procedió a implementar cada compuerta según el esquema que se establecía en el datasheet (Img. 2, Fig. 3, Fig. 4, Fig. 5, Fig. 6 y Fig. 7.) por medio del programa Virtual Constructor. Ya implementadas todas las compuertas, se procede a comparar las tablas de verdad que general el software con las dadas en el datasheet. PARTE II. a)

Para la sección a. de la parte II, se tomó la figura 8 y se halló la función lógica resultante X, al asociar cada compuerta con su función lógica matemática.

Figura 9. Simulación parte I en el constructor virtual.

A 0 0 1 1

B 0 1 0 1

Y 0 0 0 1

Tabla 7. Tabla obtenida de simulación de la compuerta 7408. Fuente: Propia

A 0 0 1 1

B 0 1 0 1

Y 0 1 1 1

Tabla 7. Tabla obtenida de simulación de la compuerta 7432. Fuente: Propia

Figura 8. Circuito digital propuesto para la sección a. Fuente: Guía de laboratorio: “Laboratory Exercise 2: Basic Logic Gates”

A 0 0 1 1

B 0 1 0 1

Y 0 1 1 0

4

ELECTRÓNICA DIGITAL I INFORME DE LABORATORIO No. 02, 09 DE OCTUBRE DE 2019 Tabla 8. Tabla obtenida de simulación de la compuerta 7486. Fuente: Propia

A 0 0 1 1

B 0 1 0 1

Y 1 0 0 0

Tabla 9. Tabla obtenida de simulación de la compuerta 7402. Fuente: Propia

A 0 0 1 1

B 0 1 0 1

Y H H H L

Tabla 10. Tabla obtenida de simulación de la compuerta 7402. Fuente: Propia

A 1 0

Figura 10. Circuito implementado de la parte II. Fuente: propia.

PARTE III A: Interruptor B: Caja de s. C: Reloj D: Puerta

SISTEMA LÓGICO

Figura 11. Esquemático del sistema a implementar.

Y 0 1

Tabla 11. Tabla obtenida de simulación de la compuerta 7404. Fuente: Propia

Interruptor

ENTRADAS VARIABLE LÓGICA A

PARTE II

Presión caja

B

La función lógica resultante fue:

Reloj

C

Puerta armario

D

SENSOR

ASIGNACIÓN LÓGICA 1: Cerrado (ON) 0: Abierto (OFF) 1: En posición 0: En movimiento 1: Está entre 10:00 y 14:00 0: Fuera de ese rango 1: Cerrada 0: Abierta

´ ( A + B ) AB A +B)( ´ ´ ) A+ B ¿

Tabla 13. Asignaciones lógicas de entrada. Fuente: Propia.

´ + A B+B ´ ´ BB ´ AA A+

B no puede ser 0 si antes D no es 0.

´ ´ (1) A A B+B Ecuación resultante.

SALIDA VARIABLE LÓGICA O

ACTUADOR

O también, se puede representar como:

A XOR B

Alarma

ASIGNACIÓN LÓGICA 1: Si D= 0, B= 0 y A = 1. 1: Si D = 0 y C = 0. 1: Si D = 0 y A = 0.

(2)

Ecuación reducida a su mínima expresión.

A 0 0 1 1

B 0 1 0 1

ALARMA

Y 0 1 1 0

Tabla 12. Tabla de verdad obtenida al implementar el circuito en el constructor virtual y de la función. Fuente: Propia.

Tabla 14. Asignación lógica de la salida. Fuente: Propia.

D 0 0 0 0 0 0 0 0 1 1

B 0 0 0 0 1 1 1 1 0 0

A 0 0 1 1 0 0 1 1 0 0

C 0 1 0 1 0 1 0 1 0 1

O 1 1 1 1 1 1 1 0 X X

ELECTRÓNICA DIGITAL I INFORME DE LABORATORIO No. 02, 09 DE OCTUBRE DE 2019 1 1 1 1 1 1

0 0 1 1 1 1

1 1 0 0 1 1

0 1 0 1 0 1

5

X X 0 0 0 0

Tabla 15. Tabla de verdad. Fuente: Propia.

O (D,B,A,C): (3)

∑ ( 0,1,2,3,4,5,6 ) + ∑ d ( 8,9,10,11 ) Figura 15. Esquema de compuertas. Fuente: Propia.

Expresión resultante de la tabla de verdad.

db ac AC

IV. ANÁLISIS 1.

2.

DB 3.

En el momento de implementar las compuertas por el constructor virtual, se pudo observar y comparar las compuertas y se obtuvo valores iguales a los dados en el datasheet, por ello, se sabe que las tablas de verdad son correctas. Al hallar la función lógica de la figura 8, y reducirla a su mínima expresión por medio de álgebra de Boole, se encontró que su tabla de verdad es igual a la compuerta XOR dada en la tabla 6. Para la tercera parte, siendo un sistema compuesto, se tuvo dificultad para implementar las compuertas de 3 entradas, sin embargo, al hacer un juego de compuertas, se pudo implementar correctamente el circuito planteado, primeramente. V. CONCLUSIONES

1. Figura 12. Mapa de Karnaugh de la expresión 3. Fuente: Propia.

O (D,B,A,C):

´ D ´ A+ ´ D ´ AC´ B+

2.

(4)

Expresión resultante del mapa de Karnaugh.

3. 4. 5. Figura 13. Implementación en protoboard del circuito digital. Fuente: Propia.

Figura 14. Circuito implementado en el constructor virtual. Fuente: Propia.

Las tablas de verdad de las compuertas si corresponden a las dadas en el datasheet por el fabricante. El sistema de la parte II actúa igual que una compuerta XOR, con lo que podemos concluir que implementar un sistema sin ser reducido antes, puede generar mayores complicaciones en comparación a si se reduce adecuadamente. Es importante determinar que variables de entrada son más relevantes a la hora de realizar un sistema lógico. El mapa de Karnaugh es una ayuda eficiente a la hora de reducir circuitos. Todos los circuitos, sea implementados en constructor virtual o en protoboard, generaron los resultados esperados. REFERENCES

[1]

Anónimo,“https://sites.google.com/site/electronicadigitalmegatec/home/ compuertas-logicas,” Compuertas digitales.

[2]

M.Molina, hhttp://www.profesormolina.com.ar/electronica/componentes/int/comp_l og.htm,” Compuertas lógicas....