Practica 4 Digital es- Circuito Demultiplexor PARA Display 7 Segmentos Múltiple PDF

Preview

Summary

Circuito Demultiplexor PARA Display 7 Segmentos Múltiple...

Description

0

UNIVERSIDAD NACIONAL DE TRUJILLO Facultad de Ingeniería Escuela Profesional de Ingeniería Mecatrónica DECODIFICADORES Y CODIFICADORES

ELECTRONICA DIGITAL I ALUMNO

:

AYALA MENDOZA RENZO FRANCISCO JUAREZ REVILLA CRISTIAN ALEXANDER MONTENEGRO CASTRO PAUL OSCAR RAMIREZ ZAMUDIO PAUL OSCAR RODRIGUEZ PONCE VALERIA NICOLE

DOCENTE

: ING. MANZANO RAMOS EDGAR ANDRE

CICLO

: V

Trujillo, Perú 2019 INGENIERIA MECATRÓNICA

1 Tabla de figuras Figura 1 Configuración de Pines.....................................................................................................3 Figura 2 Símbolos Lógicos..............................................................................................................3 Figura 3 Esquema del codificador usado.........................................................................................3 Figura 4 Circuito de Control............................................................................................................4 Figura 5 Display 7 segmentos- ánodo común..................................................................................9 Figura 6 Codificador 74HC147.......................................................................................................9 Figura 7 Compuerta NOT disposición de pines.............................................................................10 Figura 8 Compuerta OR disposición de pines...............................................................................10 Figura 9 Compuerta AND disposición de pines............................................................................11 Figura 10 Compuerta XOR disposición de pines..........................................................................11 Figura 11 Circuito combinacional modelado en Proteus...............................................................12 Figura 12 Simulación de circuito final en Proteus.........................................................................13 Figura 13 Circuito Final Implementado........................................................................................14

INGENIERIA MECATRÓNICA

2 CONTENIDO DEL INFORME 1. CIRCUITO DEMULTIPLEXOR PARA DISPLAY 7 SEGMENTOS MÚLTIPLE 1.1. Requerimientos del Circuito  Se necesitará para el reloj: o Integrado 555 o Capacitor de 20uF o Resistencia de 220Ω y 330Ω  Para lo demás: o Decodificador 74LS47 o Demultiplexor 74HC238 o Contador de 4 bits 74LS163 o Led 6 display 7 segmentos o Compuerta lógica OR 7432, AND 74HC08, NOT 7404 o Potenciómetros o Fuente o Protoboard o Cables. 1.2. Secciones del Circuito (reloj, contador, demultiplexor, decodificador, circuito combinacional) RELOJ

Figura 1 Sección Reloj

INGENIERIA MECATRÓNICA

3

CONTADOR

Figura 2 Sección Contador DEMULTIPLEXOR

Figura 3 Sección Multiplexor

INGENIERIA MECATRÓNICA

4

DECODIFICADOR

Figura 4 Sección Decodificador CIRCUITO COMBINACIONAL

INGENIERIA MECATRÓNICA

5

Figura 5 Circuito Combinacional 2. RELOJ 2.1. Descripción del dispositivo a utilizar (555 y su disposición de pines) Utilizaremos un temporizador NE555 el cual debe tener una frecuencia de 1 segundo, mediante la calibración de las resistencias y el condensador.  Los pines 8 y 4 se conectarán a la fuente de alimentación 5V.  El pin 1 se conectará directo a tierra.  El pin 2 será conectado al capacitor (C1) y luego a tierra. Y en paralelo este mismo se conectará a las dos resistencias (R1, R2) en serie, luego estas se conectarán a 5V.  El pin 6 se conectará entre el ping 2 y la primera resistencia(R2). Y por último el pin número 7 entre las dos resistencias.  Finalmente, el pin numero 3 será nuestra salida de señal.

INGENIERIA MECATRÓNICA

6

Figura 6 Disposición de pines de reloj NE555

2.2.

Cálculos del circuito (correspondientes a la frecuencia necesaria de funcionamiento)

Consideramos la siguiente fórmula para la frecuencia: 1.44 f= ( R 1+2 R 2 )∗C 1 Mediando la ayuda de potenciómetros se realizó pruebas y se determinó los siguientes valores:  R1 =220Ω  R2 = 330Ω  C1 = 10 µF f=

1.44 =163.6363 Hz ≈ 163 hz ( 220+ 2∗330 Ω )∗10 µ F

2.3.

Esquemático del Circuito.

INGENIERIA MECATRÓNICA

7

Figura 7 Esquemático del Reloj NE555 3. CONTADOR DE 4 BITS 3.1. Descripción del dispositivo a utilizar (74HC163 y su disposición de pines) Para contador usaremos el integrado 74LS163 TTL contador sincrónico binario de 4 bits. Este cuenta con 15 pines, de los cuales solo usaremos 10 pines.  Los pines 1,7,9 y 10 irán conectados a la alimentación de 5 v.  El pin 2 estará conectado a la salida del reloj.  Los pines 11,12,13 y 14 son salidas de señal que irán conectados al circuito combinacional.

Figura 8 Disposición de pines del Contador 74HC163 3.2. Circuito Decodificador (Para que reinicie en cierto número de conteo, de acuerdo a los requerimientos) INGENIERIA MECATRÓNICA

8

Figura 9 Circuito del Decodificador 3.3.

Esquemático del Contador.

Figura 10 Esquemático del Contador 4. CIRCUITO DEMULTIPLEXOR

INGENIERIA MECATRÓNICA

9 4.1.

Descripción del dispositivo a utilizar (74LS138 ó 74LS238 y su disposición de pines) Son decodificadores CMOS de puerta de silicio de alta velocidad adecuados para la decodificación de direcciones de memoria o aplicaciones de enrutamiento de datos. Ambos circuitos presentan un bajo consumo de energía generalmente asociado con los circuitos CMOS, pero tienen velocidades comparables a la lógica Schottky TTL de baja potencia. Ambos circuitos tienen tres entradas de selección binaria (A0, A1 y A2). Si el dispositivo está habilitado, estas entradas determinan cuál de las ocho salidas normalmente altas de la serie HC / HCT138 son bajas o cuál de las salidas normalmente bajas de la serie HC / HCT238 son altas. Dos habilitaciones activas bajas y una activa alta (E1, E2 y E3) Se proporcionan para facilitar la cascada de decodificadores. los Las ocho salidas del decodificador pueden manejar diez Schottky de bajo consumo.

Figura 11 Disposición de pines del demultiplexor 74LS238 4.2.

Esquemático del Demultiplexor.

Figura 12 Esquemático del Demultiplexor

INGENIERIA MECATRÓNICA

10 5. CIRCUITO DECODIFICADOR 5.1. Descripción del dispositivo a utilizar (74LS48 ó 74LS47y su disposición de pines) Los pines 13, 12, 11, 10, 9, 15, 14 van conectados al display 7 segmentos Los pines 7, 1, 2, 6 se conectarán a las compuertas lógicas AND.

Figura 13 Disposición de pines del decodificador 74LS47 5.2.

Esquemático del Decodificador.

Figura 14 Esquemático del Decodificador

INGENIERIA MECATRÓNICA

11 6. DISEÑO DE CIRCUITO COMBINACIONAL (Circuito que une al contador con el decodificador)

Figura 15 Diseño de circuito que une al contador con el decodificador 6.1.

Tabla de verdad (de acuerdo a los requerimientos del circuito) D

C

B

A

0

0

1

0

0

1

0

1

0

0

0

0

0

1

1

0

0

0

0

1

1

0

0

1

INGENIERIA MECATRÓNICA

12 6.2.

Minimización por Mapas de Karnaugh 00

01

11

10

00

0

1

0

0

01

1

1

0

0

11

0

0

0

0

10

0

0

0

0

00

01

11

10

00

1

0

1

0

01

0

0

0

0

11

0

0

0

0

10

0

0

0

0

00

01

11

10

00

0

1

1

0

01

0

0

0

0

11

0

0

0

0

10

0

0

0

0

A

A= A C D + A B C A= A C (D+ B)

B

B= A B(C D + C D ) B= A B(C ⊕ D)

C

INGENIERIA MECATRÓNICA

13

C=A B D

00

01

11

10

00

0

0

0

0

01

0

1

0

0

11

0

0

0

0

10

0

0

0

0

D

D= A B C D

6.3.

Descripción de los dispositivos a utilizar (compuertas lógicas utilizadas, y sus disposiciones de pines) Compuerta NOT

Figura 16 Compuerta NOT disposición de pines. Compuerta OR INGENIERIA MECATRÓNICA

14

Figura 17 Compuerta OR disposición de pines.

Compuerta AND

Figura 18 Compuerta AND disposición de pines. 6.4.

Esquemático del Circuito Combinacional Obtenido.

INGENIERIA MECATRÓNICA

15

Figura 19 Esquemático de circuito combinacional obtenido 7. ESQUEMÁTICO DEL CIRCUITO FINAL Esquemático del Circuito Final, dibujado en software Altium o Eagle. (1 Página)

INGENIERIA MECATRÓNICA

16

Figura 20 Esquemático del circuito final modelado en Eagle 8. SIMULACIÓN. Captura de vista general de la simulación realizada en software Proteus. (1 Página) INGENIERIA MECATRÓNICA

17

Figura 21 Simulación en Proteus

INGENIERIA MECATRÓNICA

18 9. CIRCUITO IMPLEMENTADO (fotografía)

Figura 22 Circuito implementado 10. BIBLIOGRAFÍA [1] Texas Instruments, “Hex inverter” SN74LS04N, datasheet, Dec. 1983. [2] Renesas, “Quadruple 2-input Positive OR Gate” HD74LS32P, datasheet. Feb, 2005 [3] Texas Instruments, “Quadruple 2-Input Positive-NAND Gates” SN74LS00N, datasheet, Dec. 1983. [4] Texas Instruments, “SYNCHRONOUS 4-BIT COUNTERS” SN74LS163AN, datasheet, Oct. 1976. [5] Texas Instruments, “PRECISION TIMERS”, NE555P datasheet, Sep. 1973. [6] Texas Instruments, “BCD-TO-SEVEN-SEGMENT DECODERS/DRIVERS”, 74LS47 datasheet, March, 1988. [6] Texas Instruments, “Demultiplexer Inverting and Noninverting”, 74HC238 datasheet, August, 2004.

INGENIERIA MECATRÓNICA...