Silabo de la experiencia curricular de Arquitectura y Organización de Computadoras 2021-1 PDF

Preview

Summary

UNIVERSIDAD NACIONAL DE TRUJILLO SEDE TRUJILLOSILABO DE LA EXPERIENCIA CURRICULAR“ARQUITECTURA Y ORGANIZACIÓN DE COMPUTADORAS ”I. DATOS DE IDENTIFICACIÓN1. Área o Línea de Investigación : Gestión de Infraestructura y Comunicaciones1. Facultad : Ingeniería1. Departamento Académico : Ingeniería de Sis...

Description

UNIVERSIDAD NACIONAL DE TRUJILLO

SEDE TRUJILLO

SILABO DE LA EXPERIENCIA CURRICULAR “ARQUITECTURA Y ORGANIZACIÓN DE COMPUTADORAS”

I.

DATOS DE IDENTIFICACIÓN 1.1. 1.2. 1.3. 1.4. 1.5. 1.6. 1.7. 1.8. 1.9. 1.10. 1.11. 1.12. 1.13. 1.14. 1.15.

Área o Línea de Investigación : Gestión de Infraestructura y Comunicaciones Facultad : Ingeniería Departamento Académico : Ingeniería de Sistemas Programa de Estudios : Ingeniería de Sistemas Sede : Trujillo Año - Semestre académico : 2021-I Ciclo :V Código de la experiencia curricular : 15257 Sección / Grupo : “A” / Único Créditos :3 Requisito : 13798 (Sistemas Digitales) Inicio - Término : 14 de junio - 01 de octubre de 2021 Tipo : Especifico Régimen : Obligatorio Organización semestral del tiempo (semanas) : Actividades

Total de Horas

Unidades II 04 08 08

III 04 08 08

Teóricas Prácticas Laboratorio

12 24 24

I 04 08 08

Consolidación de Aprendizajes

15

05

05

05

Total Horas

75

25

25

25

1.16. Docente / Equipo Docente(s):

II.

Condición

Apellidos y Nombres

Profesión

Correo Institucional

Coordinador(a)

Arellano Salazar César

Ingeniero Electrónico

[email protected]

SUMILLA La experiencia curricular de Organización de Computadoras, se orienta a desarrollar las competencias de los dominios de Gestión de Infraestructura y Comunicaciones, e Investigación Científica. Y a las Capacidades terminales CT4.3 y CT4.5 del perfil de egreso. El objetivo del curso es desarrollar en el estudiante de ingeniería la habilidad de analizar, reconocer y administrar la arquitectura y organización lógica de un computador, para el máximo aprovechamiento de sus recursos, como el funcionamiento de sus unidades funcionales, la planificación de la memoria y la gestión de procesos en ejecución, la administración de sus sistemas de almacenamiento fijo e extraíble, la protección de información, el manejo de interrupciones y el control del multiprocesamiento. La teoría y aplicación de las últimas tecnologías de organización y arquitectura de computadoras, procesamiento segmentado, superescalar y multicore; asi como la introducción a la gestión de virtualización de recursos y componentes en un computador-servidor.

El alumno podrá promover y plantear el uso de técnicas de mejora de rendimiento y aprovechamiento de recursos, logrando un elevado rendimiento que no dependa sólo del uso de dispositivos hardware más rápidos y fiables, sino que se apoye de las mejoras importantes en la arquitectura de computadores y en las técnicas de procesamiento paralelo y/o distribuido. Así, el desarrollo y aplicación de estas técnicas requiere un amplio conocimiento de las estructuras hardware y software subyacentes y de las interacciones que existen entre la arquitectura física y la asignación óptima de los recursos del computador. Se ha organizado el desarrollo de la experiencia curricular en los siguientes bloques temáticos: Procesador y direccionamiento de Memoria a bajo nivel, Planificación de Recursos y Tecnologías de Procesamiento. La primera parte incluirá el direccionamiento y acceso de memoria conociendo y aplicando el lenguaje de bajo nivel ensamblador, la segunda parte será de conceptualización de modelos de diseño de computador orientado a conocer la planificación de procesos, memoria principal, memoria CACHE y administración de RAID. Finalmente se desarrollará la evolución de las técnicas de procesamiento hasta la actualidad, La experiencia curricular de Arquitectura y Organización de Computadoras, será útil para que el estudiante sea capaz de aplicar los principios fundamentales de Sistemas Digitales en el análisis y solución de problemas que involucren interacción, control, planificación y programación de recursos, dispositivos o periféricos de un computador o microprocesador. Naturaleza: Teórico - Práctico Propósito: Contribución en el Perfil de Egreso Contenido : Descripción General III.

COMPETENCIA DE ESTUDIOS GENERALES (I - II CICLO) O DE EGRESO (III - X CICLO) Unidad de Competencia: Gestión de Infraestructura y Comunicaciones Gestiona la infraestructura y comunicaciones que promueve el planeamiento, análisis, diseño, implementación, administración y la seguridad de los distintos sistemas de comunicación, los recursos informáticos de los sistemas operativos, las diversas plataformas tecnológicas y los niveles físico-lógico de los las redes informáticas empresariales utilizando una guía metodológica estándar de buenas prácticas valorando la importancia del procesamiento de comunicación en un entorno cliente-servidor y/o distribuido.

ARTICULACION CON LAS COMPETENCIA GENERALES DE LA UNT Competencias Generales de la UNT Gestiona creativamente procesos orientados a la solución de problemas científicos, tecnológicos y humanísticos, aplicadas en un contexto interdisciplinario a través de la investigación e innovación.

IV.

PROGRAMACIÓN ACADÉMICA Capacidades Terminales (CT)

Resultados de Aprendizajes

CT 4.2 Identifica y organiza los componentes de la arquitectura de un ordenador utilizando una guía de buenas prácticas

Explica y conoce las partes de un microprocesador y su iteración para el control del procesamiento.

Describe y realiza el procesamiento y acceso a la memoria del microprocesador con la ejecución de instrucciones a bajo nivel usando assembler en un computador.

Organización de Unidades de Contenidos

Estrategias Didáctica

UNIDAD I. EL MICROPROCESADOR Y LA RAM.

Socialización del sílabo (Video conferencia).

Sesión 01: Introducción a la Experiencia Curricular. Microprocesador. Arquitectura interna x86. Unidad de Ejecución y Unidad Básica de Interface. Componentes y unidades funcionales principales. Herramientas informáticas y emuladores de simulación de uso de procesador en tiempo real.

Video de conceptos básicos.

Sesión 02: Registros Internos del Microprocesador. Registros de Uso general. Registros de Segmento. Registros Punteros e Índices. Proceso de Segmentación de Memoria a bajo nivel. Uso de un debuger para la segmentación de Memoria.

Exposición docente (video conferencia).

Exposición docente Exposición docente de Práctica de laboratorio con PPT. (Video-conferencias).

Evidencias de Desempeño

Instrumentos de Evaluación

Semanas

Informe en diapositivas de instalación de herramientas y emuladores en su computadora personal.

Rubrica

Semana1

Informe en diapositivas de Práctica de Laboratorio: Uso de un debuger para la segmentación de Memoria.

Lista de Cotejo

Semana2

Informe en diapositivas de Práctica de Laboratorio Ejecución en tiempo Real de instrucciones del Procesador en Debug .

Lista de Cotejo

Semana3

Realización y envío de la Tarea N° 1. .

Lectura de artículo bibliográfico: procesadores de arquitectura x86 Exposición docente de Práctica de Laboratorio. (videoconferencia de Uso de un debuger de segmentación de memoria) Realización y envío de la tarea N° 2.

Sesión 03: Direccionamiento de Memoria. Direccionamiento indirecto por registro Base e índice. Instrucciones básicas del procesador en assembler. Ejecución en tiempo Real de instrucciones del Procesador en Debug.

Exposición docente (video conferencia). Exposición docente de Práctica de Laboratorio. (videoconferencia de Uso de un debuger de segmentación de memoria)

Realización y envío de la tarea N° 3.

Sesión 04: Compilador macroAsembler. Direccionamiento y Segmentación de memoria en macroAsembler. Direccionamiento inmediato, direccionamiento directo, direccionamiento indirecto, direccionamiento indexado. Uso de interrupciones BIOS y DOS. Uso del compilador MacroAsembler para ejecutar programas de asembler.

Exposición docente con PPT (video conferencia). Lectura de artículo bibliográfico: Set de Instrucciones de MacroAsembler.

Video de desarrollo de práctica de Laboratorio: Compilación y ejecución de programas básicos en MacroAsembler.

Rúbrica.

Semana4

Examen objetivo. Selección múltiple con única respuesta.

Semana5

Exposición docente de Práctica de Laboratorio. (videoconferencia de Compilación y ejecución de programas básicos en MacroAsembler) Realización y envío de la tarea N° 4

Sesión 05:

Desarrollo de un examen objetivo. Selección múltiple con única respuesta.

Evaluación de la Unidad I. Practica de laboratorio Dirigida para la resolución de problemas de segmentación y direccionamiento de memoria. .

CT 4.3 Administra los recursos de un ordenador utilizando un sistema operativo libre y/o propietario

Explica modelos de diseño de arquitectura de computadoras con la aplicación de procedimientos de planificación de recursos del computador. Diseña y desarrolla programas de bajo nivel de control de periféricos aplicando programación de

UNIDAD II. EL COMPUTADOR

Exposición docente con PPT (video conferencia).

Sesión 06:

Lectura de artículo bibliográfico: Interrupciones Múltiples en el Computador.

Arquitectura Interna del Computador. Ciclo de Instrucción. Ciclo de Instrucción con Interrupciones. Programación de Interrupciones en MacroAsembler del Computador: INT21h, INT16h, INT10h

Exposición docente de Práctica de Laboratorio. (videoconferencia Programación de INT21h en MacroAsembler) Realización y envío de la tarea Nº4 Planteamiento de Tarea Nº5: Trabajo de Investigación Monográfico Grupal.

Examen objetivo de Selección múltiple con única respuesta. Trabajo de Laboratorio de desarrollo de Practica Dirigida. (video de captura de pantalla del computador).

Programas Codificados en MacroAsembler. (Tarea Nº4)

Examen de desarrollo de Laboratorio.

Lista de Cotejo del Programa en MacroAsembler

Semana6

asembler basada en interrupciones.

Sesión 07:

Exposición docente (video conferencia).

Memoria Principal. Tipos y clasificación. Código Hamming. Memoria Cache L1 y L2 Programación de Interrupciones en MacroAsembler del Computador INT10h, INT

Lectura de artículo bibliográfico: Memoria Cache y correspondencias. Exposición docente de Práctica de Laboratorio. (videoconferencia Programación de INT16h e INT10h en MacroAsembler)

Video de reunión grupal de coordinación de desarrollo de Trabajo de investigación monográfico. (Tarea Nº5)

Lista de cotejo de Reuniones Virtuales Grupales

Semana7

Trabajo de Laboratorio: Programa de Utilización de interrupciones en MacroAsembler. (Tarea Nº6)

Rúbrica del Programa en MacroAsembler

Semana8

Trabajo de Investigación Monográfico Grupal. (Tarea Nº5)

Rúbrica de evaluación del trabajo de Investigación Monográfico.

Semana9

Realización la tarea Nº6: Trabajo en Macroasembler. Envío de Evidencias de Trabajo Nº5 Sesión 08: Organización de la Memoria Cache L2: Correspondencia Directa y Correspondencia totalmente Asociativa. Microcontroladores. Uso y aplicaciones Presentación de trabajo de Macroassembler.

Sesión 09: Organización de la Memoria Cache L2: Correspondencia Asociativa por Conjuntos. Microcontroladores de alta gama. Simulación de ejecución de programas en microcontroladores usando interrupciones.

Exposición docente con PPT y exposición de solución de problemas. (video conferencia). Exposición docente de Práctica de Laboratorio. (Microcontroladores y programación en MicrocodeStudio Plus) Envío de la tarea Nº6.

Exposición docente con PPT (video conferencia). Exposición docente de Práctica de Laboratorio. (Microcontroladores y programación en MicrocodeStudio Plus) Envío de la tarea Nº5

Sesión 10:

Desarrollo de un examen objetivo. Selección múltiple con única respuesta.

Evaluación de la Unidad II. Práctica de solución de problemas.

Sesión 11: CT. 4.4 Diseña e implementa diversas plataformas tecnológicas libres y/o propietarias.

Diseña Sistemas Digitales con programación embebida en microcontrolador interactuando con su memoria y sus periféricos en un entorno básico de arquitectura de ordenador.

.

Entradas y salidas del microprocesador I/O. Sistemas de interconexión interna. Arquitectura y Jerarquía de buses internos en el Computador. Arbitraje de buses. Buses actuales. Discos Duros y Sistemas RAID. Estructura de discos duros. RAID básicos niveles 1,2,3,4,5 y RAID híbridos 10,100,53. Sesión 12: Procesamiento segmentado. Segmentación de instrucción. Conflictos y dependencias. Programación de entradas y salidas E/S del microcontrolador.

Sesión 13: Procesamiento súper-escalar. Comparación entre procesamiento segmentado, supersegmentado y superescalar. Conflictos y dependencias del procesamiento Superescalar.

Exposición docente (video conferencia). Exposición Individual/Grupal estudiantil con PPT. (video conferencia). Aprendizaje basado en problemas para laboratorio. Guía de Desarrollo de caso. (videoconferencia y guía de planteamiento de problema en Word de desarrollo)

Exposición docente (video conferencia). Exposición Individual/Grupal estudiantil con PPT. (video conferencia). Exposición de retroalimentación Docente de los temas tratados por los grupos de estudiantes. (video conferencia). Exposición docente (video conferencia). Exposición Individual/Grupal estudiantil con PPT. (video conferencia). Exposición de retroalimentación Docente de los temas tratados por los grupos de estudiantes. (video conferencia).

Examen objetivo de Selección múltiple con única respuesta. Redacción de respuestas a preguntas de desarrollo. (fotografía)

Presentación de exposición de Trabajo Monográfico. Video de exposición Grupal de Trabajo Monográfico. Lab: Programación embebida con microcontroladores. (Tarea N.º 07) Presentación de exposición de Trabajo Monográfico. Video de exposición Grupal de Trabajo Monográfico.

Presentación de exposición de Trabajo Monográfico. Video de exposición Grupal de Trabajo Monográfico.

Examen objetivo.

Semana10

Examen de desarrollo de Laboratorio.

Rubrica de las Diapositivas de Presentación

Semana11

Rúbrica de Exposición y sustentación del trabajo Monográfico

Rubrica de las Diapositivas de Presentación

Semana12

Rúbrica de Exposición y sustentación del trabajo Monográfico Rubrica de las Diapositivas de Presentación Rúbrica de Exposición y sustentación del trabajo Monográfico

Semana13

Sesión 14. Procesamiento CISC vs RISC. Procesamiento paralelo. Procesamiento Multi Core. Tendencias actuales en el diseño de computadores y supercomputadores. Programación de E/S, envío y recepción de mensajes entre computadores usando Visual Studio, con el componente SerialPort.

Exposición docente (video conferencia). Exposición Individual/Grupal estudiandil con PPT.(video conferencia). Exposición de retroalimentación Docente de los temas tratados por los grupos de estudiantes. (video conferencia). Lectura de articulo: El top 10 de los supercomputadores, los nuevos gigantes científicos

Presentación de exposición de Trabajo Monográfico. Video de exposición Grupal de Trabajo Monográfico. Envío de Trabajo Grupal en VisualStudio de solución a problema planteado.

Rubrica de las Diapositivas de Presentación

Semana14

Rúbrica de Exposición y sustentación del trabajo Monográfico Rúbrica del Programa de Visual Studio.

Sesión 15 Evaluación de la Unidad III.

Desarrollo de un examen objetivo. Selección múltiple con única respuesta.

Examen objetivo de Selección múltiple con única respuesta.

Examen objetivo. Selección múltiple.

Semana15

V.

SISTEMA DE EVALUACIÓN Base legal: Reglamento de Normas Generales de Evaluación y Aprendizaje con el enfoque en Competencias, de los estudiantes de Pregrado UNT. Principios y Procedimientos: La evaluación por competencias se caracteriza por ser progresiva, formativa y auténtica; por lo que es de procesos e integral y se orienta a asegurar el logro de los aprendizajes esperados, capacidades y competencias. Se evalúan las evidencias concretas a través de las cuales los estudiantes demuestran haber logrado aprendizajes (exposiciones orales, presentación de trabajos escritos, ensayos, exposiciones, mapas conceptuales, infografías, maquetas, entre otros); y sirve para recoger información, tomar decisiones oportunas e informar a los estudiantes y autoridades para las acciones de mejora respectiva.

1. Al valorar los resultados y/o productos se debe de tener en cuenta una ponderación específica por unidad. Formulas para calcular el promedio por unidad:

𝑃𝑈1 = 0.3 𝑃𝑇 + 0.3 𝐸𝑂 + 0.4 𝐸𝐿 𝑃𝑈2 = 0.3 𝑃𝑇 + 0.2 𝐸𝑂 + 0.2 𝐸𝐿 + 0.3 𝐼𝑀 𝑃𝑈3 = 0.3 𝑃𝑇 + 0.3 𝐸𝑂 + 0.4 𝐸𝑋𝑃𝑂 2.

La fórmula del promedio promocional:

𝑃𝑃 = 0.3 𝑃𝑈1 + 0.3 𝑃𝑈2 + 0.4 𝑃𝑈3

Donde: PT : Promedio simple de tareas EO: Examen Objetivo. EL : Examen de Laboratorio o práctico. IM: Informe Monográfico. EXPO: Exposición grupal.

Criterios para la Promoción: 1. El sistema de calificación es vigesimal (0-20). 2. La nota aprobatoria es 14, en el promedio promocional el medio punto (0.5) favorece al estudiante. 3. La asistencia es obligatoria tener más del 30% de inasistencia injustificada es causal de inhabilitación. 4. La evaluación por competencias evalúa el Nivel de Logro. Nivel de Logro: Es el aprendizaje alcanzado por el estudiante. Para la determinación de los niveles de logro de los resultados de aprendizaje de los estudiantes se toma en cuenta lo siguiente: • Nivel de inicio: Necesita reforzar las capacidades previstas en coordinación con la Dirección de Escuela y/o Estudios Generales, según corresponda. (0-13). • Nivel logrado: Muestra un nivel adecuado de dominio de las capacidades en la asignatura (14-17). • Nivel avanzado: Posee un alto nivel de dominio de las capacidades de la asignatura (18-20). VI.

TUTORÍA ACADÉMICA (Plan de Mejora) 7.1 Propósito:

Acompañamiento y monitoreo académico oportuno al estudiante que no logra las capacidades programadas en el proceso del desarrollo de la experiencia curricular como parte del Plan de Mejora.

7.2 Desarrollo de la Tutoría:

Día: lunes Lugar: Aula virtual mediante chat. Horario: 11.00am - 1.00pm VII. REFERENCIAS BIBLIOGRÁFICAS CORRES, Jesus y BARIÁIN, Cándido (2017). Programación de Microcontroladores PIC en Lenguaje C. Editorial Marcombo. 1era ed. España. 350p. ISBN: 8426724272, 978-8426724274 PATTERSON, David A. y HENNESSY John L. (2011) Estructura y diseño de computadores: La interfaz Translated by Javier Díaz Bruguera. Editorial Reverté, S.A. 4ta Ed, USA. 913p. ISBN 8429126201, 9788429126204. STALLINGS, William (2006). Organización y Arquitectura de Computadores. Editorial Pearson Prentice Hall, 7ta. ed , España. 840p. ISBN: 8489660824 ISBN-13: 9788489660823 En línea: https://www.academia.edu/22218951/Organizaci%C3%B3n_y_Arquitectura_de_Computadores_William_St allings_-_7ta_edici%C3%B3n.pdf ANGULO. Jose y GUTIERREZ, José.(2005). Arquitectura de Microprocesadores. Los Pentium a fondo. Editorial Thomson. 2da ed., Madrid, España. 464p. ISBN: 9788497322423 PEREZ, Fernando y CARRATERO, Jesús. (2003). Problemas de Sistemas Operativos. De la base al dis...