Title | 100000 I08N Circuitos Logicos Combinacionales |
---|---|
Author | Jesus Ad |
Course | Circuitos Logicos Combinacionales |
Institution | Universidad Tecnológica del Perú |
Pages | 6 |
File Size | 222.7 KB |
File Type | |
Total Downloads | 17 |
Total Views | 135 |
SILABOS COMPLETO DE TEMAS DE CIRCUITO LOGICOS COMBINACIONALES EN EL AÑO ACADEMICO 2019-2020, ESPERO LES SIRVA PARA SU GUIA DONDE ENCONTRARAN LIBROS RECOMENDADOS POR LOS DOCENTES...
8/7/2019
100000I08N_CircuitosLogicosCombinacionales
SÍLABO CIRCUITOS LÓGICOS COMBINACIONALES (100000I08N) 2019 - Ciclo 2 Agosto 1. DATOS GENERALES
2.
1.1.Carrera:
INGENIERÍA BIOMÉDICA INGENIERÍA ELECTRÓNICA INGENIERÍA MECATRÓNICA
1.2. Coordinador:
Alberto Duanee Alvarado Rivera
1.3. Créditos:
4
1.4. Modalidad:
Presencial
1.5. Horas semanales:
4
FUNDAMENTACIÓN El álgebra booleana tiene una gran importancia para los estudiantes de las carreras de ingeniería electrónica, mecatrónica y biomédica debido a que es la base fundamental para el estudio de las estructuras y leyes que rigen los principios lógicos. Nuestros estudiantes comprenderán y aplicarán los conceptos fundamentales del álgebra booleana para el diseño de circuitos lógicos combinacionales básicos que le ayudará a comprender el diseño y construcción de sistemas de procesamiento de información, circuitos digitales, sistemas autónomos e inteligentes.
3.
SUMILLA Este curso de naturaleza teórico, práctico y experimental brinda a los estudiantes los conocimientos para analizar, diseñar y desarrollar una serie de estructuras para la aplicación de la lógica en la electrónica, en ese sentido las unidades de aprendizaje comprenden los temas siguientes: álgebra booleana, lógica binaria y circuitos combinacionales.
4.
LOGRO GENERAL DE APRENDIZAJE Al final de la asignatura el estudiante aplica los conceptos fundamentales del algebra booleana para el diseño de circuitos lógicos combinacionales básicos utilizando medios electrónicos.
5. UNIDADES Y LOGROS ESPECÍFICOS DE APRENDIZAJE Unidad de aprendizaje 1: Álgebra Booleana y Lógica Binaria.
Semana 1,2,3,4,5,6 y 7
Logro específico de aprendizaje: Comprende y aplica con propiedad los principios y fundamentos del álgebra booleana y el funcionamiento de las compuertas lógicas para implementar funciones lógicas básicas, utiliza software de aplicación para complementar sus conocimientos.
https://silbia.lacafetalab.pe/syllabuses/export/1641.html
1/6
8/7/2019
100000I08N_CircuitosLogicosCombinacionales
Temario: Introducción a la electrónica digital. Introducción a los circuitos lógicos combinacionales Sistemas de numeración. Sistemas de numeración decimal, binario, hexadecimal, conversión entre sistemas de numeración. Funciones Booleana Definición de álgebra booleana. Teoremas (propiedades). Unicidad de x. Idempotencia. Acotación. Absorción. Involución del 0 y 1 de Morgan. Función booleana Simplificación de la función lógica booleana Compuertas lógicas digitales. AND, OR, NOT, NAND, NOR, XOR y XNOR. Descripción de los circuitos integrados 74LS00, 74LS02 74LS04, 74LS08, 74LS32, 74LS86, 74LS266 Descripción de los circuitos integrados 74LS00, 74LS02 74LS04, 74LS08, 74LS32, 74LS86, 74LS266 Análisis de diagramas de circuitos lógicos digitales. Implementación de funciones lógicas usando compuertas. Implementación en forma discreta de la representación de una función lógica. Tabla de verdad. Usos y aplicación mediante funciones lógicas. Simplificación de funciones mediante Algebra de Boole Practica Calificada 1 Simplificación de funciones mediante el Mapas de Kargnauth de 2, 3 y 4 variables. Estados irrelevantes. Practica Calificada 2 Funciones lógicas en base a Minitérminos y Maxitérminos. Realizaremos un ejemplo básico de la aplicacion de los miniterminos y maxiterminos
Unidad de aprendizaje 2: Funciones de la lógica combinacional aritmética y comparativa binaria.
Semana 8,9,10,11 y 12
Logro específico de aprendizaje: Diseña e implementa circuitos lógicos básicos: sumadores, restadores, comparadores, complementando su conocimiento con la ayuda de un software de aplicación Temario: Introducción a las FPGA Estructura de las FPGA Lenguaje de Descripción de Hardware VHDL Compilación de circuitos en FPGA Técnicas de grabación en los FPGAs Realizaremos una descripción de los Dispositivos Lógicos reconfigurables Realizaremos un ejemplo básico mediante VHDL y la grabación en la tarjeta de desarrollo con FPGA Sumas en BCD (Binario codigo decimal) Códigos decimales – Códigos Binarios. Practica calificada 3 Concepto de circuitos combinacionales. Sumadores (medio y completo de 1 bit). Diseño de un sumador en paralelo. Funcionamiento del circuito integrado 74LS83. Restadores (medio y completo de 1 bit). Diseño de un restador en paralelo. Realizaremos ejercicios de códigos binarios y sumadores binarios. Complemento a 1 y complemento a 2. Multiplicación binaria Diseño de un multiplicador binario de 4 bits. Realizaremos un ejemplo básico de restador y sumador binario mediante el VHDL y la grabación en la tarjeta de desarrollo con FPGA Comparadores. Diseño de un circuito comparador de 1 bit. Ejemplos prácticos de circuitos combinacionales. Funcionamiento del circuito integrado 74LS85. Practica calificada 4
Unidad de aprendizaje 3: Funciones de la lógica combinacional de conversión y selección binaria.
https://silbia.lacafetalab.pe/syllabuses/export/1641.html
Semana 13,14,15,16,17 y 18
2/6
8/7/2019
100000I08N_CircuitosLogicosCombinacionales
Logro específico de aprendizaje: Diseña e implementa circuitos lógicos básicos de codificadores, multiplexores, demultiplexores básicos complementando su conocimiento con la ayuda de un software de aplicación. Temario: Codificadores. Estructuras y Características. Aplicaciones. Ejemplos de diseño Realizaremos un ejercicios y el diseño mediante VHDL de un codificador , pasaremos a grabar en la tarjeta de desarrollo con FPGA Decodificadores. Estructuras. Características, aplicaciones y ejemplos de diseño. Descripción funcionamiento del circuito integrado 74LS138 y 74LS139 como decodificador Realizaremos un ejemplo básico de DECODIFICADORES mediante el VHDL y la grabación en la tarjeta de desarrollo con FPGA Ejercicios propuestos y resueltos de codificadores y decodificadores Practica calificada 5 Multiplexores. Estructuras. Características. Ejemplos de diseño. Descripción de los circuitos integrados 74LS153, 74LS157 Realizaremos un ejemplo básico de multiplexores mediante el VHDL y la grabación en la tarjeta de desarrollo con FPGA Demultiplexores. Estructuras. Características. Ejemplos de diseño. Descripción funcionamiento del circuito integrado 74LS138 y 74LS139 como demultiplexor. Realizaremos un ejercicio y el diseño mediante VHDL de un demultiplexor, pasaremos a grabar en la tarjeta de desarrollo con FPGA Examen Final
6.
METODOLOGÍA Se dictarán clases teóricas con desarrollo de exposiciones y la participación activa de los estudiantes mediante la realización de trabajo autónomo grupal e individual. Para ello se facilitará guías de laboratorio y separata de problemas para resolver en clase y fuera de ella. Los principios de aprendizaje que promueven este curso son: • Aprendizaje autónomo • Aprendizaje basado en evidencias • Aprendizaje colaborativo.
7. SISTEMA DE EVALUACIÓN El cálculo del promedio final se hará de la siguiente manera: (10%)PC1 + (10%)PC2 + (10%)PC3 + (15%)PC4 + (15%)PC5 + (40%)EXFI Donde: Tipo
Descripción
Semana
Observación
PC1
PRACTICA CALIFICADA 1
5
practica calificada 1
PC2
PRACTICA CALIFICADA 2
6
practica calificada 2 - Laboratorio
PC3
PRACTICA CALIFICADA 3
9
practica calificada 3
PC4
PRACTICA CALIFICADA 4
12
practica calificada 4 - Laboratorio
PC5
PRACTICA CALIFICADA 5
15
practica calificada 5
EXFI
EXAMEN FINAL INDIVIDUAL
18
examen final individual
Indicaciones sobre Fórmulas de Evaluación: 1. Solo se podrá rezagar el Examen Final. 2. El examen rezagado incluye los contenidos de todo el curso. 3. No se elimina ninguna práctica calificada. 4. La nota mínima aprobatoria es 12 (doce). 5. En el caso de que un alumno no rinda una práctica calificada (PC) y, por lo tanto, obtenga NS, esta es reemplazada con la nota que se obtenga en el examen final o de rezagado. En caso de que el alumno tenga más de una práctica calificada no
https://silbia.lacafetalab.pe/syllabuses/export/1641.html
3/6
8/7/2019
100000I08N_CircuitosLogicosCombinacionales
rendida, solo se reemplaza la práctica calificada de mayor peso. No es necesario que el alumno realice trámite alguno para que este remplazo se realice. 8. FUENTES DE INFORMACIÓN Bibliografía Base: WAKERLY, JOHN F. (2006) Diseño digital, Prentice Hall TOCCI, RONALD J. (2007) Sistemas digitales , Pearson Educación Bibliografía Complementaria: MANO, M. MORRIS (2005) Fundamentos de diseño lógico y computadoras, Pearson Educación (1996) Análisis y diseño de circuitos lógicos digitales , Pretince Hall Hispanoamericana 9. CRONOGRAMA DE ACTIVIDADES Unidad de aprendizaje
Semana
Unidad 1 Álgebra Booleana y Lógica Binaria
Sesión
1
Tema Introducción a la electrónica digital. Introducción a los circuitos lógicos combinacionales
Actividades y evaluaciones Ejemplos de aplicaciones de la electrónica digital
1 2
Sistemas de numeración. Sistemas de numeración decimal, binario, hexadecimal, conversión entre sistemas de numeración.
3
Funciones Booleana Definición de álgebra booleana. Teoremas (propiedades). Unicidad de x. Idempotencia. Acotación. Absorción. Involución del 0 y 1 de Morgan.
2
Función booleana Simplificación de la función lógica booleana 4
5
3
6
7
Compuertas lógicas digitales. AND, OR, NOT, NAND, NOR, XOR y XNOR. Descripción de los circuitos integrados 74LS00, 74LS02 74LS04, 74LS08, 74LS32, 74LS86, 74LS266 Descripción de los circuitos integrados 74LS00, 74LS02 74LS04, 74LS08, 74LS32, 74LS86, 74LS266
Análisis de diagramas de circuitos lógicos digitales. Implementación de funciones lógicas usando compuertas.
Ejercicios básicos propuestos y resueltosExamen de entrada
Demostración de los teoremas
Aplicación práctica de los teoremas del algebra booleana. Realizaremos ejercicios de demostración de los teoremas propuestos.
Ejercicios de aplicacion
Circuito verificador de compuertas lógicas. Uso del software QUARTUS para la verificación del ejercicio propuesto
Realizaremos ejercicios de implementación de funciones lógicas usando compuertas lógicas
4 Implementación en forma discreta de la representación de una función lógica. 8
5
https://silbia.lacafetalab.pe/syllabuses/export/1641.html
9
Uso del software QUARTUS para la verificación del ejercicio propuesto.
Tabla de verdad. Usos y aplicación mediante
4/6
8/7/2019
100000I08N_CircuitosLogicosCombinacionales
funciones lógicas. Simplificación de funciones mediante Algebra de Boole Practica Calificada 1 10
11 6
Simplificación de funciones mediante el Mapas de Kargnauth de 2, 3 y 4 variables. Estados irrelevantes. Practica Calificada 2
12
Funciones lógicas en base a Minitérminos y Maxitérminos. 13
Ejercicios propuestos y resueltos
Practica Calificada 1 (Practica Calificada 1)
Ejercicios de aplicacion
Practica Calificada 2 (Practica Calificada 2 Laboratorio)
Realizaremos ejercicios utilizando la representación matemática de una función lógica
7 Realizaremos un ejemplo básico de la aplicacion de los miniterminos y maxiterminos 14
Unidad 2 Funciones de la lógica combinacional aritmética y comparativa binaria
15
Introducción a las FPGA Estructura de las FPGA Lenguaje de Descripción de Hardware VHDL Compilación de circuitos en FPGA Técnicas de grabación en los FPGAs
16
Realizaremos una descripción de los Dispositivos Lógicos reconfigurables Realizaremos un ejemplo básico mediante VHDL y la grabación en la tarjeta de desarrollo con FPGA
USo del software Quartus y la tarjeta de desarrollo basada en FPGA
Explicacion de los dispositivos de logica reconfigurable mediante lenguaje VHDL
8
17
Sumas en BCD (Binario codigo decimal) Códigos decimales – Códigos Binarios.
Uso del software QUARTUS para VHDL
Ejercicios en BCD y otros códigos binarios
9 Practica calificada 3 18
19 10
20
Concepto de circuitos combinacionales. Sumadores (medio y completo de 1 bit). Diseño de un sumador en paralelo. Funcionamiento del circuito integrado 74LS83. Restadores (medio y completo de 1 bit). Diseño de un restador en paralelo. Realizaremos ejercicios de códigos binarios y sumadores binarios.
Practica Calificada 3 (Practica Calificada 3)
Ejemplos y ejercicios
Uso del software QUARTUS para VHDL
21
Complemento a 1 y complemento a 2. Multiplicación binaria Diseño de un multiplicador binario de 4 bits.
Ejemplos y ejercicios
22
Realizaremos un ejemplo básico de restador y sumador binario mediante el VHDL y la grabación en la tarjeta de desarrollo con FPGA
Uso del software QUARTUS para VHDL
Comparadores. Diseño de un circuito comparador de 1 bit. Ejemplos prácticos de circuitos
Ejemplos y ejercicios
11
12
https://silbia.lacafetalab.pe/syllabuses/export/1641.html
23
5/6
8/7/2019
100000I08N_CircuitosLogicosCombinacionales
combinacionales. Funcionamiento del circuito integrado 74LS85. Practica calificada 4 24
25
Codificadores. Estructuras y Características. Aplicaciones. Ejemplos de diseño
13
Practica Calificada 4 (Practica Calificada 4 Laboratorio)
Realizaremos ejercicios utilizando los codificadores para cumplir algunas funciones específicas
26
Realizaremos un ejercicios y el diseño mediante VHDL de un codificador , pasaremos a grabar en la tarjeta de desarrollo con FPGA
Uso del software QUARTUS para VHDL
27
Decodificadores. Estructuras. Características, aplicaciones y ejemplos de diseño. Descripción funcionamiento del circuito integrado 74LS138 y 74LS139 como decodificador
Realizaremos ejercicios utilizando los demultiplexores para cumplir algunas funciones específicas.
28
Realizaremos un ejemplo básico de DECODIFICADORES mediante el VHDL y la grabación en la tarjeta de desarrollo con FPGA
Uso del software QUARTUS para VHDL
14
29
Ejercicios propuestos y resueltos de codificadores y decodificadores
Aplicaciones de codificadores y decodificadores
15 Practica calificada 5
Unidad 3 Funciones de la lógica combinacional de conversión y selección binaria
30
31
Multiplexores. Estructuras. Características. Ejemplos de diseño. Descripción de los circuitos integrados 74LS153, 74LS157
Realizaremos ejercicios utilizando los multiplexores para cumplir algunas funciones específicas.
32
Realizaremos un ejemplo básico de multiplexores mediante el VHDL y la grabación en la tarjeta de desarrollo con FPGA
Uso del software QUARTUS para VHDL
33
Demultiplexores. Estructuras. Características. Ejemplos de diseño. Descripción funcionamiento del circuito integrado 74LS138 y 74LS139 como demultiplexor.
Realizaremos ejercicios utilizando los demultiplexores para cumplir algunas funciones específicas.
34
Realizaremos un ejercicio y el diseño mediante VHDL de un demultiplexor, pasaremos a grabar en la tarjeta de desarrollo con FPGA
Uso del software QUARTUS para VHDL
16
17
Examen Final 18
https://silbia.lacafetalab.pe/syllabuses/export/1641.html
Practica Calificada 5 (Practica Calificada 5)
35
Examen Final Individual (Examen Final Individual)
6/6...