Cache Task - Enunciado PDF

Preview

Summary

Ejercicios obligatorios para el incentivo extra de dsbm....

Description

DSBM

GRUP 10

Tarea #5

Tenemos una CPU sin pipeline que es capaz de ejecutar una instrucción cada 50ns. a) Determine la velocidad de esta CPU, en MIPS Deseamos mejorar el rendimiento de esta CPU. Para ello la implementaremos en forma de pipeline de 4 etapas. Supondremos despreciable el overead de los registros que debemos añadir. b) Determine la frecuencia máxima de operación de la CPU con pipeline y la velocidad, en MIPS, que podemos obtener. Nuestra CPU no dispone de ningún elemento para reducir el impacto de los saltos en el funcionamiento de la pipeline y, para el firmware que deseamos ejecutar, esperamos tener, aproximadamente, un salto cada 15 instrucciones. c) Determine cuál será la velocidad máxima, en MIPS, que podremos obtener teniendo en cuenta el efecto de los saltos, A partir de este momento, considerad que siempre tenéis este el efecto descrito de los saltos. Todos los cálculos anteriores corresponden a la CPU suponiendo que la memoria responde de manera ideal. Lamentablemente la memoria es mucho más lenta que la CPU teniendo un tiempo de acceso de 90 ns. d) Determinad la velocidad que tendremos, en MIPS, si usamos la memoria que tenemos disponible para nuestra CPU. Para evitar el gran impacto en la velocidad de la CPU que tiene usar una memoria tan lenta, añadiremos una cache entre la memoria y la CPU. Esta cache, cuando tiene hits, será capaz de operar a la frecuencia máxima de la CPU. Cuando hay un miss, sin embargo, tendremos un penalty de 16 accesos a la memoria. Afortunadamente el sólo tenemos un miss de cada 140 accesos. e) Determine la velocidad que tendremos, en MIPS, si implementamos la cache descrita....