Circuitos Aritmeticos PDF

Preview

Summary

INFORME DE CIRCUITOS ELECTRONICOS (CIRCUITOS ARITMETICOS)...

Description

UNIVERSIDAD NACIONAL DEL CALLAO

CIRCUITOS ARITMETICOS 1.- OBJETIVOS    

Comprender los circuitos aritméticos dentro de una lógica binaria. Utilizar sumadores totales de cuatro bits dentro de un circuito integrado. Realizar la construcción de circuitos sumadores. Unificar criterios para la representación de circuitos sumadores.

2.- MARCO TEORICO Son dispositivos MSI que pueden realizar operaciones aritméticas (suma, resta, multiplicación y división) con números binarios. De todos los dispositivos, nos centraremos en los comparadores de magnitud, detectores y generadores de paridad, sumadores y ALU’s; (El diseño MSI surgió gracias a los avances en la tecnología de integración. Estos avances abarataron los costes de producción, y permitieron el desarrollo de circuitos más generales.) Desde el punto de vista de cómo se procesan los datos tendremos que pueden ser del tipo “serie” o “paralelo”. En el primer caso los datos se van presentando al circuito de a un bit por vez, generalmente comenzando primero con el LSB (bit menos significativo). En el segundo, los datos se presentan en formato paralelo, es decir, todos los bits simultáneamente. Dependiendo de la función a realizar, tenemos sumadores, restadores, multiplicadores, divisores y funciones combinadas de los mismos para realizar operaciones complejas como por ejemplo el cálculo de raíz cuadrada, exponenciales, etc.

2.1.- SUMA BINARIA

La suma o adición binaria es análoga a la de los números decimales. La diferencia radica en que en los números binarios se produce un acarreo (carry) cuando la suma excede de uno mientras en decimal se produce un acarreo cuando la suma excede de nueve(9). Del gráfico de la figura 1 podemos sacar las siguientes conclusiones: o

Los números o sumandos se suman en paralelo o en columnas, colocando un numero encima del otro. Todos los números bajo la misma columna tienen el mismo valor posicional.

o

El orden de ubicación de los números no importa (propiedad conmutativa).

En la figura 2 se indican las reglas que rigen la suma binaria y en la figura 3 se

UNIVERSIDAD NACIONAL DEL CALLAO muestra un circuito lógico llamado semisumador, que suma 2 bits (A y B) que genera un bit de suma y un bit de acarreo cuando este se produce. La operación de un semisumador como el anterior mostrado en la figura se puede sintetizar mediante las siguientes 2 operaciones booleanas: S=A(xor)B (suma) Co=A·B (acarreo) Para realizar una suma binaria donde se tenga presente un carry de entrada se debe implementar un circuito que tenga presente esta nueva variante; como es el caso del sumador completo. El sumador completo tiene 3 entradas que se suman y son: A, B, y Cin (entrada de arrastre), y las salidas habituales S y Co (suma y salida de arrastre)

A 0 0 1 1

B 0 1 0 1

∑ 0 1 1 0

C0 0 0 0 1

Tabla 1: tabla de verdad de un semisumador

Figura 1: Semisumador

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

Cin 0 1 0 1 0 1 0 1

∑ 0 1 1 0 1 0 0 1

C0 0 0 0 1 0 1 1 1

Tabla 2: tabla de verdad de un sumador completo

UNIVERSIDAD NACIONAL DEL CALLAO

Figura 2: Sumador completo

2.2.- RESTA BINARIA MEDIANTE COMPLEMENTO Este sistema se usa para hacer una resta en binario de igual forma se puede tomar 2 números decimales y hacer la resta y el resultado de esta resta se convierte a binario y el resultado lo podemos comprobar con el siguiente sistema para restar con binario. Cuando se tiene un +4 se va a restar un +9 Pasos: 1° Sacar el valor binario de cada número decimal +9 = 01001 +4 = 00100 2° Vamos a restar +4 al +9 ósea tenemos que cambiarle el signo al +4 para que sea -4 para eso hay que tomar el primer uno de derecha a izquierda en el sistema binario del +4 una vez localizado este primer uno en el código vamos a cambiar los valores a su inverso Ejemplos: +4 = 00100 -4 = 11100 +1 = 00001 -1= 11111 +9 = 01001 -9 = 10111 Podemos observar que el +1 en código binario es 00001 pero al aplicarle el complemento A 2 ósea a -1 se cambian todos los valores a partir de su primer uno de derecha a izquierda de igual forma en el caso del +9 el código binario es 01001 y al aplicarle el complemento A 2 se cambian los valores desde la aparición de su primer uno que seria 10111. 3° Una vez que hayamos convertido el número a su complemento A 2 vamos hacer la resta Datos: +9 = 01001 -4 = 11100

UNIVERSIDAD NACIONAL DEL CALLAO

Ágamos la resta con código binario +9 -4 = +5 ahora ágamos la resta en binario 01001 - 11100 +01001 -11100 ---------------100101 Ahora que ya tenemos el resultado será 100101 se preguntaran ¿porque ahora tengo 6 cifras si anterior mente tenía 5? No vayamos tan rápido, de estas 6 cifras se quitara 1 cifra y la cifra que se quitara será la primera de izquierda a derecha ósea el 1 así que nos quedara ahora el resultado como 00101 y si esto lo convertimos a binario será el numero 5 así que la resta se a realizado correctamente ya que lo hicimos en decimal y nos dio como resultado 5 y también nos dio el mismo resultado en binario.

2.3.- SUMADORES EN PARALELOS

Figura 10: Sumador paralelo de 4 bits

2.4.- RESTADORES EN PARALELO En una resta binaria están involucradas tres variables bien definidas: Minuendo, Sustraendo y Diferencia. Según la ley de la resta, estos parámetros se relacionan así: Minuendo - Sustraendo = Diferencia La resta de dos números se puede expresar también como la suma del minuendo mas el negativo del sustraendo, es decir:

UNIVERSIDAD NACIONAL DEL CALLAO Minuendo + (-Sustraendo) = Diferencia Por ejemplo, la resta de 10 menos 5 se puede expresar como: 10 + (-5) = 5 Aplicando esta definición, es posible implementar la resta sumando el negativo del sustraendo al minuendo. Surge entonces una nueva forma en que podemos realizar la resta binaria, la cual se rige por las siguientes reglas: o

Cambiar el sustraendo a su forma en complemento a 2.

o

Sumar el minuendo al sustraendo en complemento a 2.

o

No considerar el «overflow» (rebose). Se descarta el MSB, y los bits restantes indican la diferencia binaria.

Figura 11: Restador de 4 bits utilizando sumadores completos La razón por la cual el circuito anterior funciona como restador, se debe a que los cuatro inversores convierten el sustraendo binario a su complemento a 1 (cada 1 es cambiado a 0 y cada 0 a 1). El nivel alto de la entrada Cin en el FA del 1 es lo mismo que sumar +1 al sustraendo. El minuendo y el sustraendo en complemento a 2 se suman. El terminal Co del ultimo FA se descarta (overflow).

UNIVERSIDAD NACIONAL DEL CALLAO

2.5.- SUMADORES/RESTADORES

Figura 12: Sumador/restador de 4 bits

Si observamos los dos últimos gráficos podemos apreciar que estos circuitos son muy parecidos por lo que nos queda fácil implementar un circuito que realice las dos operaciones tratadas (suma y resta). El circuito Sumador/Restador mostrado en la figura 12 tiene una entrada adicional denominada MODO DE CONTROL. Si esta entrada está en un nivel bajo (0 lógico), las cuatro puertas XOR no tienen efecto en el dato de las entradas B (el dato pasa a través de las puertas XOR y no es invertido). La entrada Cin del primer FA es mantenido en un nivel BAJO, lo cual hace que este primer FA trabaje como semisumador. Cuando la entrada de Modo de Control esta en un nivel alto (1 lógico), las cuatro XOR actúan como inversores. Se invierte el sustraendo (entradas B). La entrada Cin del primer FA esta en un nivel ALTO, lo que es lo mismo que sumar +1 al sustraendo en complemento a 1. La diferencia (resultado) se puede apreciar en los visualizadores.

UNIVERSIDAD NACIONAL DEL CALLAO

3.- PROYECTO 3.1.- Realizar un sumador de dos bits utilizando compuerta lógica.

1 2 3 4

+5v

+5v

ON

DSW1

OFF

DIPSW_4

U1:A

8 7 6 5

1 3

U1:C

2

U4

9 7 1 2 6 4 5 3

8

74LS86

U2:A

10

1 3

74LS86

2 74LS08

U2:B 6

U3:A

6 74LS08

5

330

330

330

330

1 3

74LS86

R2 R3 R4

13 12 11 10 9 15 14

5

4

R1

QA QB QC QD QE QF QG

74LS47

4

U1:B

A B C D BI/RBO RBI LT

U2:C

2

9 8

74LS32

10 74LS08

3.2.- utilizando un circuito integrado (C.I. 7483) realizar un sumador restador.

UNIVERSIDAD NACIONAL DEL CALLAO

16 15 14 13 12 11 10 9

+5v

OFF

DSW1

+5v

1 2 3 4 5 6 7 8

ON

DIPSW_8

U3

U1 10 8 3 1

U2:A 1

3

2

R6

R7 R8 R9

10k

10k

10k

11 7 4 16

74LS86 U2:B

10k

4

6

13

5

7 1 2 6 4 5 3

9 6 2 15

S1 S2 S3 S4

A1 A2 A3 A4 B1 B2 B3 B4

A B C D BI/RBO RBI LT

QA QB QC QD QE QF QG

13 12 11 10 9 15 14

74LS47 14

C4

C0 74LS83

74LS86 U2:C

R1

9 8

10

10k

74LS86

U2:D 12

R2

R3

R4

R5

330

10k

10k

10k

D1

11

13

LED-YELLOW 74LS86

3.3.- Sean dos números binarios de cuatro bits, armar un circuito que realice las siguientes operaciones: a) si B es impar hacer la sustracción (A-B) b) si B es par sumar con A(A+B)

16 15 14 13 12 11 10 9

+5v

OFF

DSW1

+5v

1 2 3 4 5 6 7 8

ON

DIPSW_8

U3

U1 U2:A 3

11 7 4 16

2

R7 R8 R9

10k

10k

10k

74LS86 U2:B

10k

4 6

5

7 1 2 6 4 5 3

9 6 2 15

B1 B2 B3 B4 C0

A B C D BI/RBO RBI LT

QA QB QC QD QE QF QG

13 12 11 10 9 15 14

74LS47 C4

14

74LS83

74LS86 U2:C 9

13

S1 S2 S3 S4

8

10

R1 U4:A

10k

U2:D 12

R2

R3

R4

R5

330

10k

10k

10k

2 11

U6:A

D1 LED-YELLOW

13

1

3

74LS86

74LS08 2

3

+5v

1

74LS86

U4:B

74LS32

4 6 5 74LS08 2

R6

A1 A2 A3 A4

U5:A 74LS04 1

1

10 8 3 1

UNIVERSIDAD NACIONAL DEL CALLAO

4.- CONCLUSIONES: Dada la importancia de las operaciones aritméticas básicas en el diseño de circuitos digitales, se ha realizado un recuento de los principales circuitos integrados que las implementan. En particular, se examinaron los sumadores de 4 bits y la forma como pueden conectarse en cascada para aumentar el tamaño de los números procesados. Adicional- mente, se demostró el uso de sumadores que con una pequeña cantidad de lógica adicional permiten obtener fácilmente la operación de resta....