Convertor 4 bits a complemento A2 proteus y Quartus PDF

Preview

Summary

Download Convertor 4 bits a complemento A2 proteus y Quartus PDF

Description

tarea

A

F1

B

F2

C

F3

D

F4

*Entra un ABCD (número binario con signo) y sale F1F2F3F4 (convertido a complemento A2) CONSIDERACIONES: 1°Los números positivos en el formato signo-magnitud es igual en el complemento A2. 2°En el complemento A2, solo hay un valor para el cero. 3°Para convertir a complemento A2 del formato signo-magnitud negativo, el bit de signo permanece. Copiar desde la derecha a izquierda los bits hasta encontrar el primer 1 (eso también copias). Luego para el resto escribes su complemento. Tabla de verdad y comentarios sobre los valores que asume. A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

F1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1

F2 0 0 0 0 1 1 1 1 0 1 1 1 1 0 0 0

F3 0 0 1 1 0 0 1 1 0 1 1 0 0

F4 0 1 0 1 0 1 0 1 0 1 0 1 0

1 1

1 0

El bit de signo queda y de derecha a izquierda con la consideración 3°.

0

1

El bit de signo queda y de derecha a izquierda con la consideración 3°.

Comentarios La entrada es igual a la salida por la consideración 1°. La entrada es igual a la salida por la consideración 1°. La entrada es igual a la salida por la consideración 1°. La entrada es igual a la salida por la consideración 1°. La entrada es igual a la salida por la consideración 1°. La entrada es igual a la salida por la consideración 1°. La entrada es igual a la salida por la consideración 1°. La entrada es igual a la salida por la consideración 1°. En el complemento A2, el cero tiene única representación (sin signo) El bit de signo queda y de derecha a izquierda con la consideración 3°. El bit de signo queda y de derecha a izquierda con la consideración 3°. El bit de signo queda y de derecha a izquierda con la consideración 3°. El bit de signo queda y de derecha a izquierda con la consideración 3°. El bit de signo queda y de derecha a izquierda con la consideración 3°.

tarea Simplificación, función y circuito lógico de la función AC. Mapa de Karnaugh

Función lógica

4

IMPLEMENTACION EN VHDL:

tarea 1. Asignación a señal concurrente

tarea 2. Asignación concurrente condicional (when-else)

tarea

tarea 3. Asiganción concurrente con selección (with-select-when-others)

tarea IMPLEMENTACION EN PROTEUS: Ejemplo: Convertir a complemento A2 -3 = 1011...