criação de um circuito meio somador/subtrator PDF

Preview

Summary

Instrução para criação de um circuito meio somador/subtrator no sotware multisim....

Description

MINISTÉRIO DA EDUCAÇÃO UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO CENTRO MULTIDISCIPLINAR DE CARAÚBAS

RELATÓRIO – LABORATÓRIO PRÁTICA II

ANA CARLA CANDEIA LILIOSO CLAUDIO GABRIEL VENCESLAU VALE ÍBISEN EMANUEL XAVIER BASTOS KENNEDY DIAS DOS SANTOS

CARAÚBAS - RN 2021

1. INTRODUÇÃO Nos computadores, calculadoras, micro controlador e máquinas similares, as operações aritméticas são realizadas por meio de softwares. Tais operações também podem ser feitas por meio de hardware. Os circuitos que realizam estas operações são chamados de circuitos aritméticos e na sua construção, dependem da complexidade, são utilizados vários CI s tais como portas lógicas, contadores, registradores, somadores e multiplexadores. 2.1 Materiais Utilizados Para a realização da simulação do experimento foram utilizados os seguintes materiais: 2.1.1 Entradas digitais; 2.1.2 Circuito Integrado de portas AND 74LS08; 2.1.3 Circuito Integrado de portas XOR 74LS86; 2.1.4 Decodificador BCD de 7 segmentos 74LS47; 2.1.5 Cabos de ligações; 2.1.6 Dois displays de 7 segmentos;

2.2 Procedimento Experimental Para determinar quais portas logicas serão utilizadas na criação do circuito, utiliza-se a tabela verdade com as entradas M, X0 e Y0 e as saídas Z0 e Ts (Tabela 1, Resultados e Discussões ) e a partir dela criar um mapa de Karnaught, para simplificar o circuito e se possível fatorar a expressão resultante, obtendo para esse experimento o seguinte circuito lógico:

Figura 1 – Circuito meio somador/subtrator.

Para realização do circuito obtido, serão utilizados os Circuitos integrados 74LS08 e 74LS86, que possuem as seguintes configurações:

Figura 2- Configuração de entradas e saídas do CI 74LS08.

Figura 3- Configuração de entradas e saídas do CI 74LS86. Em que ambos os casos a porta 14 deve ser alimentada com 5 volts em corrente continua e a porta 7 deve ser aterrada. Em seguida combina-se os circuitos integrados correspondente as expressões encontradas e coloca- se a saída Z0 no pino 7 do decodificador BCD, e os outros pinos 1,2 e 6, correspondente a entrada de bits do CI, além do pino 6 (GND) conecta-se diretamente ao terra, para que o display apresente o valor de apenas 1 bit, os pinos 3,5,4 e 16 são alimentadas com o VCC, tal como descrito na figura abaixo, onde S representa a saída Z0 ou a saída Ts, considerando que cada uma delas estará conectada a um CI 74LS47D:

Figura 4- Conexões realizadas no CI 74LD47D. Os pinos do 9 ao 15 serão conectados aos displays de 7 segmentos em série com um resistor de 220 ohms para limitar a corrente, tal como na imagem abaixo:

Figura 5- Composição de resistores na saída do descodificador.

3 RESULTADOS E DISCUSSÃO A presente prática tem como finalidade produzir um circuito meio somador/subtrator. A função meio somador é acionada quando a entrada M está em nível lógico baixo, em contrapartida quando M receber um nível lógico alto, teremos a função de meio subtrator, desempenhando então a subtração entre os valores binários das respectivas entradas X0 e Y0, logo o resultado equivalente para as operações pode ser descrito na tabela 1. M

X0

Y0

Z0

Ts

SOMADOR 0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

0

1

1

0

1

SUBTRATOR 1

0

0

0

0

1

0

1

1

1

1

1

0

1

0

1

1

1

0

0

Tabela 1 Por meio da tabela verdade descrita acima, será possível retirar informações sobre o comportamento do circuito lógico estudado. Sendo assim, verifica-se que este circuito terá duas saídas, denominadas Z0 que se trata da soma ou subtração dos elementos de 1 bit da entrada do circuito e Ts que se refere ao transporte de saída (carry out). Logo, com o auxílio da tabela verdade, pode-se inferir que a saída Z0 que está atrelada apenas as entradas A e B será: 𝒁𝟎 = 𝑀′𝑨′𝑩 + 𝑀′𝑨𝑩′ + 𝑀𝑨′𝑩 + 𝑀𝑨𝑩′ Utilizando o mapa de Karnaugh, pode-se simplificar a expressão exibida acima, temos:

Figura 6- Mapa de Karnaugh para Z0 A expressão para a saída Z0 pode ser simplificada combinando adequadamente os quadros do mapa K que contém 1. Agrupando os valores em duas combinações duplas de 1, exibidas em verde, é possível eliminar as entradas que modificam dentro de cada agrupamento, sendo possível excluir a entrada M’ e M do circuito combinacional resultando em uma equação igual a: 𝑍0 = 𝐴′𝐵 + 𝐴𝐵′ Obtendo então uma expressão equivalente a uma operação com a porta lógica XOR, logo: 𝑍0 = 𝐴′𝐵 ⊕ 𝐴𝐵′ Dando continuidade à análise, para o estudo da saída Ts, optando-se nível lógico baixo para que o meio some e nível lógico alto para que o meio selecionado seja o subtrator. Da mesma forma, a partir da tabela 1, pode- se inferir as seguintes expressões para Ts: 𝑇𝑠 = 𝑀′𝐴𝐵 + 𝑀𝐴′𝐵 Utilizando o mapa de Karnaugh, teremos :

Figura 7- Mapa de Karnaugh para Z0. Como não é possível agrupar as combinações de entradas cuja saída é 1, a expressão obtida para Ts será: 𝑇𝑠 = 𝑀′𝐴𝐵 + 𝑀𝐴′𝐵 Porem é possível realizar a fatoração da expressão, obtendo então: 𝑇𝑠 = 𝐵(𝑀 ′𝐴 + 𝑀𝐴′) 𝑇𝑠 = 𝐵(𝑀 ⊕ 𝐴) A partir das equações booleanas obtidas através mapa de Karnaugh foi montado, no software NI multsim 14.0, o circuito utilizando circuitos integrados 74ls08 e 74ls86, decodificadores BCD’s de 7 segmentos assim como displays de 7 segmentos do tipo ânodo comum. A montagem do circuito é representada na figura 1.

Figura 8 - Circuito montado a partir de Ci’s Após a montagem foram inseridos os valores de entrada e analisada a saída para a função somador, ou seja, entrada M em nível lógico baixo.

Figura 9 - adição binária 0+0.

Figura 10 - adição binária 0+1.

Figura 11 - adição binária 1+0.

Figura 12 - adição binária 1+1. Como foi possível perceber a partir das figuras o circuito respondeu como esperado, o valor do resultado da soma mostrado no display Z0 é equivalente exatamente a soma do binário na entrada X0 mais o binário na entrada Y0, assim como o display Ts, equivalente ao carry out da soma, que também possui valor exatamente igual ao já esperado. De forma análoga à parte de somador foram inseridos valores para a função meio subtrator, ou seja, com a entrada M em nível lógico alto.

Figura 13 - subtração binária 0-0.

Figura 14 - subtração binária 0-1

. Figura 15 - subtração binária 1-0

Figura 16 - subtração binária 1-1. De forma análoga, o circuito respondeu como esperado, o valor do resultado da subtração mostrado no display Z0 é equivalente exatamente ao cálculo teórico do binário na entrada X0 menos o binário na entrada Y0, assim como o display Ts, equivalente ao carry out da subtração, que também possui valor exatamente igual ao já esperado. 4 CONCLUSÃO Com base nos resultados obtidos, podemos concluir que o projeto se deu de forma satisfatória apresentando funcionamento adequado das funções lógicas e valores dentro do esperado, garantindo ao projeto confiabilidade no seu desenvolvimento. O circuito meio somador/subtrator, apesar de ser um circuito simples apresenta, uma gama de aplicações e o seu estudo enriquece o processo de desenvolvimento e inovação na área de circuitos combinacionais. 5 REFERÊNCIA RONALD, Tocci.; WIDMER, Neal S; MOSS, Gregory L. Sistemas digitais: princípios e aplicações. São Paulo: Pearson Prentice Hall, 2011. 817p. ISBN: 9788576059226. IDOETA, Ivan Valeije. Elementos de eletrônica digital. 41.ed. São Paulo: Érica, 2012. 544p. ISBN: 9788571940192....