Title | Examen Septiembre 2017 |
---|---|
Course | Electrónica Digital |
Institution | Universidad de Málaga |
Pages | 2 |
File Size | 149.2 KB |
File Type | |
Total Downloads | 78 |
Total Views | 129 |
Preguntas del examen de electronica digital en GIERM UMA...
Escuela de Ingenierías Industriales Grado en Ingeniería Electrónica, Robótica y Mecatrónica. Asignatura: Electrónica Digital
Examen segunda convocatoria ordinaria. Curso 16/17. Málaga 06-09-2017. 1.- Dada la función booelana F ( x, y, z, t ) = F 1 ( x, y, z ) + F 2 ( y, z, t ) , con F 1 ( x, y, z ) y F 2 ( y, z, t ) tales que: y F2 ( y, z, t ) = ∏ ( 0, 1, 2, 5 ) F 1 ( x, y, z ) = ∑ ( 3, 4, 5, 7 ) 3
3
a) Obtén una forma cánónica para F(x,y,z,t) b) Obten para F(x,y,z,t) una expresión irreducible en forma de suma de productos. Justifica que lo es. c) Obtén para F(x,y,z,t) una expresión irreducible en forma de producto de sumas. Justifica que lo es. d) Implementa dicha función empleando únicamente un Mux3 e inversores. Justifica tu respuesta. (1,5 puntos) 2.- Diseña un circuito lógico para comparar dos números enteros A y B, respresentados en formato complemento a dos de 4 bits, empleando el bloque funcional sumador/restador de la Fig.1 y la menor cantidad posible de lógica adicional. El circuito comparador tendrá dos salidas, AMB y AIB, que se activarán, respectivamente, cuando el entero A sea mayor que B, o cuando ambos enteros sea iguales. A3 Carry A2 Sumador/ A1 Restador A0 B3 binario de nº B2 de 4 bits B1 S3 B0 S2 S1 S/R S0
Funcionalidad S/R: Control operación A[3:0]: 1er Sumando o Minuendo B[3:0]: 2er Sumando o Sustreaendo S[3:0]: Resultado de la Suma o Resta Carry: acarreo de salida
S/R Operación 0 A+B
1
A-B
Salida Carry S=A+B Si |A|>|B| Carry = 1 S= A-B > 0 Si |A|...