Fan in, Fan out, Familias lógicas y Bit de paridad en el uso de la electrónica digital PDF

Preview

Summary

Download Fan in, Fan out, Familias lógicas y Bit de paridad en el uso de la electrónica digital PDF

Description

Fan in, Fan out, Familias lógicas y Bit de paridad en el uso de la electrónica digital. Circuito integrado Un circuito integrado (que se abrevia CI) es un cristal semiconductor de silicio, llamado chip, que contiene los componentes electrónicos para construir compuertas digitales. El chip se monta en un recipiente de cerámica o plástico, y las conexiones se sueldan a terminales externas para formar el circuito integrado. El número de terminales podría variar desde 14 en un paquete de CI pequeño hasta varios miles en los paquetes más grandes. Cada CI tiene una designación numérica impresa en la superficie del paquete, para poder identificarlo. Existen manuales creados por los fabricantes que contienen descripciones e información acerca de los CI que producen. Los CI digitales suelen clasificarse según la complejidad de sus circuitos, la cual se mide por el número de compuertas lógicas incluidas en el paquete. Los dispositivos de integración a pequeña escala (SSI, small-scale integration) contienen varias compuertas independientes en un solo paquete. Las entradas y salidas de las compuertas se conectan directamente a las terminales del paquete. El número de compuertas suele ser menor que 10 y está limitado por el número de terminales con que cuenta el CI. Los dispositivos de integración a mediana escala (MSI, medium-scale integration) tienen una complejidad de entre 10 y 1000 compuertas en un solo paquete. Por lo regular, efectúan operaciones digitales elementales específicas. Los dispositivos de integración a gran escala (LSI, large-scale integration) contienen miles de compuertas en un solo paquete. Incluyen sistemas digitales como procesadores, chips de memoria y dispositivos de lógica programable. Los dispositivos de integración a muy grande escala (VLSI, very large-scale integration) contienen cientos de miles de compuertas en un solo paquete. Como ejemplo están los microprocesadores complejos.

Familias de lógica digital Los circuitos lógicos integrados se clasifican no sólo por su complejidad o por su funcionamiento

lógico, sino también por la tecnología específica de circuitos utilizada en su construcción. Llamamos a esa tecnología familia de lógica digital. Cada familia de lógica tiene su propio circuito electrónico básico sobre el que se desarrollan circuitos digitales y componentes más complejos. El circuito básico en cada tecnología es una compuerta NAND, NOR o inversora. Por lo regular, se usan los componentes electrónicos empleados en la construcción del circuito básico para dar nombre a la tecnología. Se han introducido comercialmente muchas familias lógicas de circuitos integrados digitales. Las más populares son: TTL lógica transistor-transistor; familia lógica que ha estado en operación mucho tiempo y se le considera estándar. ✓ ECL lógica acoplada por emisor; ventajoso en sistemas que deben operar a alta velocidad. ✓ MOS metal-óxido-semiconductor; apropiado para circuitos que requieren una densidad elevada de componentes ✓ CMOS metal-óxido-semiconductor complementario; preferible en sistemas que requieren bajo consumo de energía Es indispensable que, para el diseño de VLSI (sigla en inglés de very-large-scale integration, es el proceso de crear un circuito integrado compuesto por cientos de miles de transistores en un único chip) usemos la tecnología CMOS, ya que es usada en sistemas que requieren bajo consumo de energía. ✓

Para que usemos correctamente una compuerta lógica debemos entender y manejar algunos conceptos básicos, independientemente del tipo de tecnología usado. Dichos conceptos se presentan a continuación. El abanico de entrada (fan-in) es el número de entradas con que cuenta la compuerta. El abanico de salida (fan-out) especifica el número de cargas estándar que la salida de una

compuerta representativa es capaz de alimentar sin merma de su funcionamiento normal. La carga estándar por lo regular se define como la cantidad de corriente que requiere en una de sus entradas otra compuerta similar de la misma familia. El fan−out se especifica en términos de cargas unidad. Una carga unidad para una puerta lógica es igual a una entrada de un circuito similar. Lo podemos calcular con la ecuación: 𝐼𝑂𝐿 𝐶𝑎𝑟𝑔𝑎𝑠 𝑢𝑛𝑖𝑑𝑎𝑑 = 𝐼𝐼𝐿 Donde: 𝐼𝑂𝐿 es la corriente para una salida a nivel BAJO. 𝐼𝐼𝐿 es la corriente para una entrada a nivel BAJO. La disipación de potencia, 𝑃𝐷 , es el producto de la tensión de alimentación continua y de la corriente media de alimentación. Normalmente, la corriente de alimentación cuando la salida de la puerta está a nivel BAJO es mayor que cuando la salida de la puerta está a nivel ALTO. Las hojas de características del fabricante especifican la corriente de alimentación para el estado de salida BAJO como 𝐼𝐶𝐶𝐿 y para el estado ALTO como 𝐼𝐶𝐶𝐻 . La corriente media de alimentación se determina en función de un ciclo de trabajo del 50% (nivel de salida BAJO la mitad del tiempo y la otra mitad nivel de salida ALTO), por tanto, la disipación de potencia media de una puerta lógica es: 𝐼𝐶𝐶𝐻 + 𝐼𝐶𝐶𝐿 𝑃𝐷 = 𝑉𝐶𝐶 ( ) 2 Donde: 𝑉𝐶𝐶 es la fuente de voltaje que se le suministra a la compuerta 𝐼𝐶𝐶𝐻 corriente de alimentación para el estado de salida ALTO 𝐼𝐶𝐶𝐿 es la corriente de alimentación para el estado de salida BAJO El retardo de propagación es el tiempo medio de transición que la señal tarda al propagarse de la entrada a la salida. La velocidad de operación es inversamente proporcional al retardo de propagación. El margen de ruido es el voltaje externo máximo de ruido que puede añadirse a una señal de entrada

sin causar un cambio indeseable en la salida del circuito. Niveles lógicos de entrada y salida. 𝑉𝐼𝐿 es la tensión del nivel de entrada BAJO para una puerta lógica y 𝑉𝐼𝐻 es la tensión de entrada del nivel ALTO. Los dispositivos CMOS de 5 V aceptan una tensión máxima de 1,5 V para 𝑉𝐼𝐿 y una tensión mínima de 3,5 V para 𝑉𝐼𝐻 . Los dispositivos TTL aceptan una tensión máxima de 0,8 V para 𝑉𝐼𝐿 y una tensión mínima de 2 V para 𝑉𝐼𝐻 . 𝑉𝑂𝐿 es la tensión de salida para el nivel BAJO y 𝑉𝑂𝐻 es la tensión de salida para el nivel ALTO. Para los dispositivos CMOS de 5 V, el valor máximo de 𝑉𝑂𝐿 es de 0,33V y el valor mínimo para 𝑉𝑂𝐻 es de 4,4V. Para los dispositivos TTL, el valor máximo 𝑉𝑂𝐿 es de 0,4 V y el mínimo 𝑉𝑂𝐻 es de 2,4 V. Todos los valores dependen de las condiciones de operación, tal y como se especifica en la hoja de características.

Bit de paridad Un bit de paridad es un bit que se agrega al grupo de bits del código que se está transfiriendo de un lugar a otro. El bit de paridad se hace 0 ó 1, dependiendo del número de ls que contenga el grupo de bits del código. Se utilizan dos métodos distintos. En el método de paridad par, el valor del bit de paridad se elige de manera que el número total de ls en el grupo de bits del código, incluyendo el bit de paridad, sea par. Por ejemplo, suponga que el grupo es 1000011. Éste es el carácter "C" en ASCII. El código tiene tres ls. Por ende, agregaremos un bit de paridad de 1 para que el número total de ls sea par. El nuevo código incluyendo el bit de paridad sería entonces: 11000011 El bit marcado en amarillo es el bit de paridad agregado. Si el grupo de bits del código contiene un número par de ls para empezar, el bit de paridad recibe un valor de 0. Por ejemplo, si el código fuera 1000001 (el código ASCII para la "A''), el bit de paridad asignado sería 0 y el nuevo código incluyendo el bit de paridad sería 01000001. El método de paridad impar se utiliza de la misma forma, sólo

2

que el bit de paridad se elige de manera que el número total de ls, incluyendo el bit de paridad, sea impar. Por ejemplo, para el código 1000001, el bit de paridad asignado sería un 1. Para el código 1000011, el bit de paridad sería un 0. Ya sea que se utilice la paridad par o impar, el bit de paridad se convierte en parte de la palabra de código. Por ejemplo, al agregar un bit de paridad al código ASCII de siete bits se produce un código de ocho bits. Por lo tanto, el bit de paridad se trata justo igual que cualquier otro bit en el código. El o falla el receptor en realidad recibe el siguiente código: 11000000 El receptor descubrirá que este código tiene un número par de l s. Esto indica al receptor que debe haber un error en el código, ya que se presume que el transmisor y el receptor han acordado utilizar paridad impar. Sin embargo, no hay forma de que el receptor sepa cuál bit tiene error, ya que no sabe cuál se supone que va a ser el código. Podemos asumir que este método de paridad no funciona si dos bits tienen error, ya que dos errores no cambiarían la característica de "par" o "impar" en el número de ls en el código. En la práctica, el método de paridad se utiliza sólo en situaciones en las que la probabilidad de un solo error es muy baja y la probabilidad de doble error es prácticamente cero. Cuando se utiliza el método de paridad, el transmisor y el receptor deben acordar antes de la

bit de paridad se transmite para detectar cualquier error de un solo bit que ocurra durante la transmisión de un código de un lugar a otro. Por ejemplo, suponga que el carácter "N' se va a transmitir y se va a utilizar paridad impar. El código transmitido sería: 11000001 Cuando el circuito receptor reciba el código, verificará que éste contenga un número impar de ls, incluyendo el bit de paridad. De ser así, el receptor supondrá que el código se ha recibido de manera correcta. Ahora suponga que debido a cierto ruido transmisión .si se va a utilizar la paridad par o impar. No hay ventaja de un método sobre el otro, aunque parece que la paridad par se utiliza más a menudo. El transmisor debe agregar el bit de paridad apropiado a cada unidad de información que transmita. Por ejemplo, si el transmisor está enviando datos codificados en ASCII, deberá agregar el bit de paridad a cada grupo de código ASCII de siete bits. Cuando el receptor examine los datos que reciba del transmisor, comprobará cada grupo de código para ver si el número total de ls, incluyendo el bit de paridad, es consistente con el tipo de paridad acordado. A esto se le conoce comúnmente como comprobar la paridad de los datos. En caso de que detecte un error, el receptor puede enviar un mensaje al transmisor para pedirle que vuelva a transmitir el último conjunto de datos. El procedimiento a seguir cuando se detecta un error depende de cada sistema.

Bibliografía [1]Morris, M. (2003). Diseño digital. México: PEARSON EDUCACIÓN. [2]Floyd, T. (2006). Fundamentos de sistemas digitales. Madrid: PEARSON EDUCACIÓN. [3]Tocci, R. (2007). Sistemas digitales, principios y aplicaciones. México: PEARSON EDUCACIÓN. [4]Integración a muy gran escala (2018). Recuperado el 16/09/18 de: https://es.wikipedia.org/wiki/Integración_a_muy_ gran_escala

3...