Lab #1 Compuertas Logicas version Proteus PDF

Preview

Summary

Download Lab #1 Compuertas Logicas version Proteus PDF

Description

UNIVERSIDAD NACIONAL DE INGENIERÍA FACULTAD DE ELECTROTECNIA Y COMPUTACIÓN ELECTRÓNICA DIGITAL I DEPARTAMENTO SISTEMAS DIGITALES Y TELECOMUNICACIONES

Práctica Nº 1. Compuertas Lógicas y Algebra de Boole 1. Datos de la Practica Carrera Semestre Tipo de Práctica Asignatura Unidad Temática Nº Alumnos por práctica Nombre del Profesor Nombre(s) de Alumno(s)

INGENIERÍA ELECTRÓNICA Grupo ☐ Laboratorio ☒ Simulación Fecha Electrónica Digital I 2

Nº Alumnos por reporte

2

1. 2.

Tiempo estimado Comentarios

Vo. Bo. Profesor

2. Objetivos    

Observar el comportamiento de la compuerta AND, OR y NOT. Observar el comportamiento de circuitos lógicos simples que contienen compuertas lógicas AND, OR y NOT. Usar teoremas booleanos para simplificar circuitos lógicos sencillos. Comprobar la universalidad de las compuertas NAND y NOR.

3. Medios a utilizar  

Computadora Software Proteus

4. Introducción En general los circuitos lógicos tienen una o más entradas y solamente una salida. El circuito responde a varias combinaciones de las entradas y una tabla de verdad muestra la relación entre las combinaciones de las entradas al circuito y su salida. La tabla de verdad para un circuito en particular explica cómo se comporta el circuito bajo condiciones normales. La familiarización con la tabla de verdad de un circuito lógico es esencial para el técnico antes de que él o ella puedan diseñar o buscar averías en el circuito.

5. Actividades previas Descargar las Hojas de Datos de los ICs 7404, 7408, 7432 y 7411.

6. Desarrollo de la práctica Compuertas Básicas Elaborado por: Ing. Carlos Ortega

Página | 1

UNIVERSIDAD NACIONAL DE INGENIERÍA FACULTAD DE ELECTROTECNIA Y COMPUTACIÓN ELECTRÓNICA DIGITAL I DEPARTAMENTO SISTEMAS DIGITALES Y TELECOMUNICACIONES 1. Identifique de cada hoja de datos de los circuitos integrados la configuración de pines correspondientes para su posterior uso en el Simulador Proteus. 2. Abra el Software Proteus, cree un nuevo archivo esquematico para poder agregar los componentes. Para colocarlos, apriete la tecla P del teclado y busque los siguientes componentes: Nombre del Componente 74LS32 74LS11 74LS04 LOGICPROBE (BIG) LOGICSTATE 3. Alambre los componentes a como se muestra en la Fig. 1. U1:A

0

1 3

?

12

?

2

0

74LS32

0 0 0

U2:A 1 2 13 74LS11

U3:A

0

1

2

?

74LS04

Fig. 1 Conexiones de Compuertas Basicas

Nota: El componente LOGICSTATE representa un Switch y el LOGICPROBE representa un led, esto se usa para hacer más rápida la Simulacion.

4. Una vez armado le daremos al botón Play

Elaborado por: Ing. Carlos Ortega

para simular el circuito.

Página | 2

UNIVERSIDAD NACIONAL DE INGENIERÍA FACULTAD DE ELECTROTECNIA Y COMPUTACIÓN ELECTRÓNICA DIGITAL I DEPARTAMENTO SISTEMAS DIGITALES Y TELECOMUNICACIONES 5. El funcionamiento del Circuito se verificara siguiendo el comportamiento de las entradas según las tablas de verdad de cada una de las compuertas (Ver Fig. 2), es decir que mediante los Switches de entrada iremos cambiando los valores de entrada y verificar como la Salida (LED) enciende o se apaga según el valor en su salida.

Entradas A B 0 0 0 1 1 0 1 1 Entradas A 0 1

Salida C 0 1 1 1

Entradas

Salida B 1 0

Salida

A

B

C

D

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

0

1

0

0

0

1

0

1

0

1 1

1 1

0 1

0 1

Fig. 2 Tablas de Verdad de Compuertas Basicas

6. Realizar este mismo procedimiento para las compuertas NAND (74LS00), NOR (74LS02), EXOR (74HC86) y EXNOR (4077). Circuitos Combinacionales Básicos En este experimento Ud. combinará compuertas lógicas en circuitos lógicos básicos y estudiará su comportamiento. Combinación AND/OR: 1. Complete la tabla de Verdad de la Fig. 3, tanto para la salida X1 como la salida X2. 2. Construya los circuitos de la Fig. 3 en Proteus. 3. Simula el circuito y verifique que el circuito cumpla la tabla de verdad previamente realizada.

A 0 0 0 0 1 1 1 1

Entradas B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

Salidas X1 X2

Fig. 3 Tabla y Circuito Logico ANDOR

Elaborado por: Ing. Carlos Ortega

Página | 3

UNIVERSIDAD NACIONAL DE INGENIERÍA FACULTAD DE ELECTROTECNIA Y COMPUTACIÓN ELECTRÓNICA DIGITAL I DEPARTAMENTO SISTEMAS DIGITALES Y TELECOMUNICACIONES Teoremas Booleanos

En este experimento, Ud. aplicará los teoremas booleanos en la simplificación de circuitos lógicos combinacionales. 1. Examine el circuito lógico en la Fig. 4 y escriba la expresión booleana para la salida X. 2. Haga una tabla de verdad para la expresión X. 3. Construya el circuito en Proteus tomando en cuenta que en las entradas pondrá LOGICSTATE y en la salida un LOGICPROBE. 4. Verifique la operación del circuito poniendo los switches a cada conjunto de valores de entrada y compare su salida observada a la salida correspondiente en la tabla. 5. Simplifique la expresión X usando teoremas booleanos. 6. Dibuje el diagrama lógico para la expresión simplificada. 7. Construya el circuito para la expresión simplificada. Entonces verifique la operación del circuito en el Simulador.

Fig. 4 Circuito Combinacional

7. Orientaciones del Profesor 1. Explicar sobre los niveles de voltaje de la familia TTL. 2. Recomendaciones para el montaje, por ejemplo, solicitar los componentes al profesor de laboratorio, energizar el circuito después de la debida aprobación del profesor, etc.

8. Obligaciones Del Estudiante El estudiante deberá conocer de antemano la asignación de pines de los IC's a utilizar y, al final del laboratorio deberá mostrar al profesor el funcionamiento de cada circuito, así como los esquemas de conexiones utilizados en la práctica. Elaborado por: Ing. Carlos Ortega

Página | 4

UNIVERSIDAD NACIONAL DE INGENIERÍA FACULTAD DE ELECTROTECNIA Y COMPUTACIÓN ELECTRÓNICA DIGITAL I DEPARTAMENTO SISTEMAS DIGITALES Y TELECOMUNICACIONES

9. Reporte de Laboratorio El reporte se entregará en un archivo comprimido y deberá incluir:    

Ecuación y Tabla de verdad de los circuitos AND/OR. Ecuación y Tabla del Circuito Combinacional Proceso de Simplificación y Ecuación del Circuito Combinacional. Simulaciones en Proteus de los Ejercicios antes mencionados.

Elaborado por: Ing. Carlos Ortega

Página | 5...