Multiplicador de dos números de BCD de 4 bits PDF

Preview

Summary

Multiplicador de 7 Bits, mostrado en display de 7 segmentos, análisis y resultados, desde la operación hasta la conversión de unidades,decenas y centenas para reflejar en display de 7 segmentos (Conversión de numero binario de 7 bits a BCD)...

Description

DEPARTAMENTO DE ELÉCTRICA, ELECTRÓNICA Y TELECOMUNICACIONES

Circuitos Digitales Laboratorio N°2.4 Nombres: · ·

Mora Anthony Rosero Steven 

Docente: Ing. Ramiro Ríos

Fecha: 06 de febrero de 2021

Variables de entrada A=A3A2A1A0= Número de 4 bits (A3 msb) B=B3B2B1B0= Número de 4 bits (B3 msb) Variables de Salida M3M2M1M0= Unidades de multiplicación (A*B) M7M6M5M4= Decenas de la multiplicación (A*B) Explicación del Diseño 1.- Realizamos un análisis de cómo se realiza la multiplicación de números BCD Como tenemos dos entradas A y B de la siguiente forma A (A3, A2, A1, A0) y B (B3, B2, B1, B0), en BCD serían valores del 0 (0 0 0 0) al 9( 1 0 0 1 ).Tendrá como mínimo resultado 0 y como máximo 81 (1 0 1 0 0 0 1). El resultado se mostrará en display de 7 segmentos usando el decodificador 74LS47(ánodo común). Para la multiplicación observamos el siguiente proceso semejante a una multiplicación de 4 cifras normal

Obteniendo datos de salida en forma binaria procederemos a realizar un ejemplo para saber que datos tomar para luego convertir en las salidas respectivas y representarlas en led 7 segmentos.

2.-Realizamos la siguiente operación matemática

Podemos observar que este tipo de operación se repite de manera respectiva para el resto del cuerpo de la multiplicación.

Obteniendo las respuestas en las salidas de la compuerta AND de la imagen anterior y presentándose mediante el siguiente diagrama circuital.

3.- Realizamos la suma de las operaciones del cuerpo de la multiplicación

Las entradas del sumador 7483 (A1 A2 A3 A4) estarán conectadas a las siguientes salidas (A0B1 A0B2 A0B3 GND),conectamos a GND debido a que no tenemos ningún dato en el cuerpo de la multiplicación. Las entradas del sumador 7483 (B1 B2 B3 B4) estarán conectadas a las siguientes salidas (A1B0 A1B1 A1B2 A1B3).

Así nos podemos dar cuenta que se van a realizar 3 veces consecutivas la suma por lo tanto utilizaremos 3 sumadores 7483 para obtener las salidas (M7 M6 M5 M4 M3 M2 M1 M0), obteniendo el siguiente diagrama circuital

4.- Transformación de número binario de 7 Bits a BCD Al tener realizado la multiplicación, según el problema planteado es una multiplicación BCD de forma que el máxima multiplicación obtenido será 9*9=81 (1010001) entonces tenemos que transformar el número binario natural a BCD de forma que podamos obtener la parte de las unidades y de las centenas Para obtener dicha transformación se sigue el siguiente procedimiento 1) Se toma el número más significativo y se la desplaza hacia la izquierda 2) Se compara si dicho desplazamiento es Mayor o igual a 5 3) Si el número desplazado a la izquierda es mayor o igual a 5 entonces sumamos 3 (011) y se sigue desplazando 4) Se regresa al paso 1,2,3 hasta completar los bits necesarios para las Decenas y Centenas Esto se realiza haciendo uso de compuertas lógicas para las comparaciones si dichos desplazamientos realizados son mayor o igual a 5 y con sumadores, que me permitan sumar 3 o 0 Hasta obtener, las unidades y decenas de forma que nos quede transformado a un número BCD, las unidades y decenas y poder usar el decodificador 7 Segmentos.

5.- Obtenemos la tabla de verdad para M6 M5 M4 cuando estas salidas sean mayor a (0 1 0 1) debemos sumarle ( 0 0 1 1 ) por ello debemos hacer una comparación con la salida C1.

Tomamos los primeros (M6 M5 M4) los cuales si son mayores a (0 1 0 1) como parte del algoritmo debemos sumarle (0 0 1 1) esto queda demostrado con la operación con compuertas lógicas y con el sumador 7483.

C1 nos indica si debemos sumarle o no el (0 0 1 1) pero esto lo hacemos a continuación con el sumador 7483.

SI fuera el caso en que nuestras salidas del M6 M5 M4 son mayores a ( 0 1 0 1), C1 se encarga de sumarle ( 0 0 1 1 ) y las nuevas salidas a seguir siendo desplazadas que son F3 F2 F1 6.- Obtenemos la tabla de verdad para F3 F2 F1 F0 cuando estas salidas sean mayor a (0 1 0 1) debemos sumarle ( 0 0 1 1 ) por ello debemos hacer una comparación con la salida C2. M3=F0 (parte del nuevo desplazamiento)

Resolviendo la tabla de verdad mediante mapas K tenemos lo siguiente:

C2 nos indica si debemos sumarle o no el (0 0 1 1) pero esto lo hacemos a continuación con el sumador 7483.

SI fuera el caso en que nuestras salidas F3 F2 F1 F0 son mayores a ( 0 1 0 1), C2 se encarga de sumarle ( 0 0 1 1 ) y las nuevas salidas a seguir siendo desplazadas son X3 X2 X1. 7.- Como podemos observar los desplazamientos son recursivos hasta tener cuatro desplazamientos por lo tanto podemos obviar las tablas de verdad y la solución del mapa K para simplificación del informe

8.- Obtención de las unidades El primer M0=U0 se usa como bit directo por que no hace parte de ninguna operación por lo tanto va directamente a la salida mientras que U1 U2 U3 son las salidas después de comparar nuestro último desplazamiento del C4 del sumador 7483 que nos indica que ya tenemos cuatro bits en las unidades ya que se desplazó hasta M1 y como M0 va directo ya tenemos dicha salida a representarse en siete segmentos completa (U0 U1 U2 U3).

8. Obtención de Decenas

Para obtener las decenas, se tomaron los cuatro siguiente bits, que se realizaron desplazando desde el más significativo, la cual al tener un desplazamiento de 4 Bits,(C1C2C3C4) los comparamos nuevamente para realizar el último desplazamiento y obtener el número BCD para las decenas.

Para determinar si debo sumarle (0 0 1 1) debo comparar los desplazamiento pero no tomó los cuatro sino solo los tres primeros para optimizar la resolución C3 C2 C1 si un número mayor (0 1 0 1) debo agregarle (0 0 1 1) pero esto lo realizamos una vez más con una tabla de verdad para determinar si sumarle o no el (0 0 1 1)

Si fuera el caso en que nuestras salidas del C3 C2 C1 son mayores a ( 0 1 0 1), C5 se encarga de sumarle ( 0 0 1 1 ) y las nuevas salidas que son D3 D2 D1 correspondientes a las decenas.

En la siguiente imagen se muestra el ciclo que se siguió en el caso de la multiplicación 9*9=81(1010001)

9.- Con las salidas de unidades y decenas en BCD

Con las salidas las puedo representar en decodificador 7447 a led siete segmentos

Circuito implementado

Simulacion en Proteus

Webgrafia

https://www.estadofinito.com/binario-bcd-7seg/#:~:text=De%20binario%20a% 20BCD,-Lamentablemente%2C%20de%20binario&text=En%20resumen%2C% 20el%20proceso%20es,binario%20que%20se%20quiere%20convertir...