Programacion EN VHDL PDF

Preview

Summary

laboratorio Programacion EN VHDL...

Description

Universidad Francisco de Paula Santander

PROGRAMACION EN VHDL Resumen: la realización del laboratorio de la programación de las compuertas lógicas en la tarjeta NEXYS 2 mediante herramienta de simulación ISE, se llevó a cabo en dos sesiones. En las cuales se realizaron la programación en VHDL de cada una de las compuertas lógicas para verificar las salidas de su tabla de verdad. Índice de Términos: compuertas lógicas, BUFFER, NOT, AND, NAND ,OR ,XOR, XNOR, tarjeta NEXYS 2, ISE, esquemático, diagrama de tiempos, ucf, VHDL..

I.

INTRODUCCION

En este laboratorio se realizará la programación de las entradas de los diferentes tipos de compuertas lógicas mediante VHDL, para comprobar las salidas de cada uno de los pulsos de entrada, y que coincidan con los niveles de salida respectivos de la tabla de verdad de dicha compuerta lógica.

(Figura 2) paso 4 , seleccionamos la tarjeta y le damos new proyect. (Fig.3).

II. DESARROLLO Paso 1, se debe crear una carpeta con el nombre del proyecto a realizar. Para que en dicha carpeta quede almacenado todo el tipo de archivo del proyecto, para evitar errores de ubicación del proyecto. Paso 2, para la realización de un nuevo proyecto, se debe ir a la pestaña de” file”, y cerrar los proyectos anterior mente realización en el software ISE. Paso 3, creamos un nuevo proyecto, en la pestaña de “file “en new proyect. Damos el nombre deseado al proyecto, y buscamos la ubicación de la carpeta creada, en el primer paso. (Fig.1).

I(Figura 3)

(Figura 1) Y Seleccione el dispositivo y el flujo de diseño del proyecto. (Fig.2)

Universidad Francisco de Paula Santander Paso 5, seleccionamos VHDL module, damos nombre al proyecto y continuamos. (Fig.4).

(Figura 5. Variable de Entrada y salida ) Paso 7, se programa el código para la respectiva compuerta a trabajar. (Fig.6).

(Figura 6 , programación de compuerta yes) Paso 8, nos aseguramos que synthesize, este bien e ingresamos en view tehcnology schematic. (Fig.7).

(Figura 4) Paso 6, Mediante el diseño VHDL.sch, cree un nuevo proyecto e implemente una compuerta YES o BUFFER, cuya entrada es A y salida S (Fig.5).

(Figura 7. view technology schematic) Paso 9, seleccionamos y agregamos el proyecto, y damos en crear proyecto. La cual nos arroja el diagrama (Fig.7).

Universidad Francisco de Paula Santander

(Figura 11 código de entradas y salidas de los pines) Paso 11, ya después de haber implementado el diseño nos dirigimos a configure target device y le seleccionamos la opción de manage configuration proyect impact. (Figura 8 diagrama yes) Paso 10, ya después de haber programado el proyecto. Luego se selecciona “ user contraints , y escogemos I/O ping planning(Fig.10), y lo corremos el cual en la opción con el nombre del proyecto, nos `permite abrir una segunda opción del ucf. Donde configuraremos los pines de entrada y salida de en la tarjeta NEXYS 2. En la cual va el siguiente código para la entrada y salida. En el cual NET son las entradas y LOC en cual se asigna la salida de la señal (Fig.11)

Paso 12, ya en la ventana de impact, seleccionamos la opción de Boundary scan, luego se abre una nueva ventana en la cual añadiremos el archivo punto bit. El cual se encuentra la carpeta creada en el paso 1. Luego saldrá dos ventanas las cuales les daremos cancelar, y baypass. Paso 13, después de los pasos mencionados anterior, saldrá una nueva ventana en la cual se selecciona el tipo de tarjeta con la que se esta trabajando. (Fig.14 programación not) Paso 14, ya por últimos se carga el archivo de la compuerta configurada y le daremos programar, y el archivo será cargado a la tarjeta NEXYS2.

TABLA DE VERDAD ( BUFFER)

END 0 1

LED 0 1

COMPUERTA LOGICA NOT O INV. Ya sabiendo el proceso para la programación de la compuerta mediante la herramienta de ISE, para llevarla a configuración a la tarjeta NEXYS2, se procede con el desarrollo de compuerta NOT.

 View technology schematic. (Fig.13). (Figura 13 view technology schematic, NOT)

(Figura 10)

Universidad Francisco de Paula Santander  Programacion compuerta NOT. (fig.14)

TABLA DE VERDAD (AND)

A 0 0 1 1

B 0 1 0 1

SALIDA 0 0 0 1

COMPUERTA LOGICA OR.

TABLA DE VERDAD (NOT) ENTRADA 0 1

Ya sabiendo el proceso para la programación de la compuerta mediante la herramienta de ISE, para llevarla a configuración a la tarjeta NEXYS2, se procede con el desarrollo de compuerta OR.

SALIDA 1 0

COMPUERTA LOGICA AND. Ya sabiendo el proceso para la programación de la compuerta mediante la herramienta de ISE, para llevarla a configuración a la tarjeta NEXYS2, se procede con el desarrollo de compuerta AND 

Esquemático de la compuerta AND. (Fig.15).



Esquemático de la compuerta OR. (Fig.18).

(Figura 18 compuerta OR)

 Mapa k (Fig.19).

(Figura 15 compuerta AND)

 Mapa k. (Fig.16). (Figura 19 Mapa k, OR)

 programación OR(fig.20)



Programación AND (fig.17)

(Figura 16 mapa k, AND)

(Figura 20 diagrama de tiempos, OR)

(fig.20 programación OR)

cisco de Paula Santander TABLA DE VERDAD (OR)

A 0 0 1 1

B 0 1 0 1

SALIDA 0 1 1 1

COMPUERTA LOGICA NAND. Ya sabiendo el proceso para la programación de la compuerta mediante la herramienta de ISE, para llevarla a configuración a la tarjeta NEXYS2, se procede con el desarrollo de compuerta NAND. 

Esquemático de la compuerta NAND. (Fig.21).

(Figura 23 programacion, NAND) TABLA DE VERDAD (NAND) (Figura 21 compuerta NAND)

A 0 0 1 1

 Mapa k (Fig.22).

B 0 1 0 1

S 1 1 1 0

COMPUERTA LOGICA NOR. Ya sabiendo el proceso para la programación de la compuerta mediante la herramienta de ISE, para llevarla a configuración a la tarjeta NEXYS2, se procede con el desarrollo de compuerta NOR. 

Esquemático de la compuerta NOR. (Fig.24).

(Figura 22 mapa K, NAND)

 Programacion NAND (fig.23)

(Figura 24 compuerta, NOR)

 Mapa K. (Fig.25).

Universidad Francisco de Paula Santander  Programacion. (Fig.29). (Figura 22 Mapa K, NOR)

(Figura 29 Programacion, XOR) TABLA DE VERDAD (XOR)

 Programación Nor. (Fig.26). (Figura 26 Programacion, NOR) TABLA DE VERDAD (NOR)

A 0 0 1 1

B 0 1 0 1

Sa 1 0 0 0

COMPUERTA LOGICA XOR. Ya sabiendo el proceso para la programación de la compuerta mediante la herramienta de ISE, para llevarla a configuración a la tarjeta NEXYS2, se procede con el desarrollo de compuerta XOR. 

Esquemático de la compuerta XOR. (Fig.27).

COMPUERTA LOGICA XNOR. Ya sabiendo el proceso para la programación de la compuerta mediante la herramienta de ISE, para llevarla a configuración a la tarjeta NEXYS2, se procede con el desarrollo de compuerta XNOR. (Figura 27 compuerta, XOR)



Esquemático de la compuerta XNOR. (Fig.30).

(Figura 30 compuerta, XNOR)

 Mapa K. (Fig.28).

(Figura 28 Mapa K, XOR)

 Mapa K. (Fig.31).

(Figura 31 Programacion, XNOR)

cisco de Paula Santander V. REFERENCIAS

[1]Xilinx.com. (2018). ISE Design Suite. [online] Available at: http://n9.cl/n30 [Accessed 8 Oct. 2018]. [2] Digilent. (2018). Nexys 2 Spartan-3E FPGA Trainer Board. [online] Available at: https://goo.gl/xDCJR1 [Accessed 7 Oct. 2018].

 Programación. (Fig.32). (Figura 32 diagrama de tiempos, XNOR) TABLA DE VERDAD (XNOR)

A 0 0 1 1

B 0 1 0 1

Salida 1 0 0 1

III. ANÁLISIS Como se pudo observar en este laboratorio los resultados obtenidos de las salidas de las diferentes compuertas lógicas, programadas VHDL . Por lo cual con la implementación manual en la tarjeta NEXYS2, nos va arrojando los pulso altos y bajos, dependiendo de la compuerta que se esté programando. Donde las salidas, como era de esperarse dan igual al análisis matemático que se aplica con las reglas del algebra Booleana.

IV. CONCLUSIÓN Habiendo evaluado los pasos para la solución de una aplicación con compuertas lógicas, y con el análisis matemático, implementación y programación. Y por medio de la tarjeta NEXYS2, ya con el código cargado dará como resultado la salida de la compuerta programa.

Mediante esta práctica pudimos observar el rol de las diferentes compuertas logicas. Las cuales se utilizan dependiendo de los pulsos que se deseen observar o necesarios para una aplicacion x....