Title | Informe Digitales Alu |
---|---|
Author | daniel felipe moreno diaz |
Course | Sistemas Digitales |
Institution | Universidad Santo Tomás Colombia |
Pages | 8 |
File Size | 552.9 KB |
File Type | |
Total Downloads | 4 |
Total Views | 136 |
Este es el informe del codigo en vhdl en vidado de un ALU con su forma estructural y funcional ...
Universidad Santo Tomás Facultad: Ingeniería de Telecomunicaciones. Asignatura: Sistemas Digitales. Integrantes: ● . Fecha: 15 de Octubre 2020.
Grupo: 4A.
GUIA DE LABORATORIO No. 4:
recibe instrucciones para manipular la
LA UNIDAD ARITMÈTICO LÒGICA
entrada. Como indica el nombre de la
(ALU).
unidad, estas instrucciones son cálculos matemáticos, como sumas o restas. Una
RESUMEN:
vez que la ALU realiza una operación ordenada, generará el valor correcto.
La
finalidad
de
este
trabajo
es
comprender el funcionamiento de la
Estas dos entradas se denominan más
unidad aritmètico lògica y del mismo
apropiadamente operandos o información
modo entender el modo de operación
a manipular. La instrucción requerida para
desde el punto de vista estructural y
operar se llama codop (código de
funcional, por medio de una descripciòn
operación).
estructural y funcional de una ALU en
modernos pueden realizar una gran
VHDL.
cantidad de funciones simples a partir de
Los
dispositivos
ALU
los operandos proporcionados. Además de
PALABRAS CLAVE:
la suma y resta básica, también pueden
Sintaxis VHDL, Unidad Aritmética y
cambiar datos de izquierda a derecha,
Lògica, Descripción de los dispositivos
revertir datos Y / O datos, enviar datos
bàsicos combinacionales en VHDL.
por completo, aumentar o disminuir datos en 1 y rotar datos de cierta manera con
INTRODUCCIÓN:
aún más posibilidades.
ALU es una unidad aritmética lógica. Es
El único requisito de la mayoría de los
el
diseños
componente
procesador
de
básico CPU
informático
actual.
rendimiento
y
de en
cualquier el
mundo
Lógicamente,
en la ALU
operaciones
deben
es que
estas
mantenerse
muy
su
simples y rápidas. Para cumplir con los
son
requisitos matemáticos más complejos,
relativamente fáciles de entender. Se
suele haber un circuito de procesamiento
aplicaciones
aplican dos enteros en forma de bit a la entrada de la ALU y el otro terminal
de nivel superior que utiliza el mecanismo simple de ALU para finalmente encontrar
Universidad Santo Tomás Facultad: Ingeniería de Telecomunicaciones. Asignatura: Sistemas Digitales. Integrantes: ● . Fecha: 15 de Octubre 2020.
Grupo: 4A.
la respuesta, pero la ALU en sí no implementa estas complejidades.
● IF FULL-ADDER:
MARCO TEÓRICO: Este dispositivo nos ofrece una mejora del OPERACIONES ARITMÈTICAS Y
semisumador al cual se le añade un
LÓGICAS:
acarreo de entrada. De esta manera podemos afrontar sumas de más de un bit
Las operaciones aritméticas o elementales son aquellas en donde se usan cuatro operaciones distintas, las cuales son:
para las cuales utilizaremos el acarreo de salida del anterior en el acarreo de entrada del siguiente. Así completamos la suma
● Suma
correctamente. A continuación vemos la
● Resta
tabla de verdad y un esquema.
● Multiplicación ● División mientras
que,
cuando
hablamos
de
operaciones lógicas estamos hablando de operaciones que manejan una tabla de verdad, en donde dependiendo el caso será su resultado, existen diferentes tipos las cuales son: ● AND ● OR ● NOT ● NAND ● NOR ● XOR ● XNOR
SOLUCIÓN LABORATORIO N°4
Universidad Santo Tomás Facultad: Ingeniería de Telecomunicaciones. Asignatura: Sistemas Digitales. Integrantes: ● . Fecha: 15 de Octubre 2020.
Grupo: 4A.
Realice una descripción en VHDL de la ALU siguiendo la estructura de la Imagen Imagen nº1. Empiece por definir y simular cada uno de los bloques que la componen. El
primer
archivo
de
descripción
realizado fue el Full Adder , el cual tiene la función de determinar la función lógica
Imagen nª1 Tabla de Operaciones Guia
en el sumador.
de Laboratorio.
I magen nº2 ALU. Imagen nª4 Diseño Full Adder Estructural. El segundo archivo de descripción que realizamos fue el Extensor Aritmetico en el Imagen nº3 Estructura ALU. PUNTO Nº1:
cual
realizamos
las
operaciones
aritméticas que se muestran en la Imagen nª1. Para lograr ello, en la combinación ‘010’ se asignó ‘0’ a la salida, en la
Universidad Santo Tomás Facultad: Ingeniería de Telecomunicaciones. Asignatura: Sistemas Digitales. Integrantes: ● . Fecha: 15 de Octubre 2020.
Grupo: 4A.
combinación ‘011’ se asignó un ‘1’ ya que a la salida de cada Extensor Aritmético irá un ‘1’, esto forma un ‘1111’ debido a que este es el complemento a2 de ‘0001’. A su vez también asignamos a la combinación ‘001’ el valor de ‘b’ y en la combinación ‘000’ asignamos el valor negado
de
‘b’
para
realizar
el
complemento a1.
Imagen nª6 Diseño Carry Estructural. En el archivo de descripción del Extensor Lógico realizamos las operaciones lógicas que se muestran en la Imagen nª1, las operaciones son And, Or, Not. A la combinación ‘111’ se le asignó la operación
And,
a
su
vez,
a
las
combinaciones ‘110’ y ‘101’ se les asignó la operación Or y Not respectivamente. Imagen nª5 Diseño Extensor Aritmético Estructural. El siguiente archivo de descripción creado fue el Carry al cual le asignamos distintos valores de ‘0’ y ‘1’ según corresponda la combinación del selector. Para las combinaciones ‘010’ el carry será ‘1’.
Universidad Santo Tomás Facultad: Ingeniería de Telecomunicaciones. Asignatura: Sistemas Digitales. Integrantes: ● . Fecha: 15 de Octubre 2020.
Grupo: 4A.
Imagen nª7 Diseño Extensor Lógico Estructural. El último archivo de descripción creado fue el ALU (UnidadAritmeticoLógica) en el
cual
declaramos
sus
respectivos
puertos, entradas y salidas. A su vez llamamos
todos
los
archivos
de
descripción creados anteriormente. Imagen nª10 Diseño ALU Estructural. PUNTO Nº2: Realice un archivo de pruebas o test bench que verifique el funcionamiento de cada una de las operaciones. Realice una simulación temporal de la ALU descrita.
Imagen nª8 Diseño ALU Estructural. Imagen nª11 Diseño Test Bench Estructural.
Imagen nª9 Diseño ALU Estructural.
Universidad Santo Tomás Facultad: Ingeniería de Telecomunicaciones. Asignatura: Sistemas Digitales. Integrantes: ● . Fecha: 15 de Octubre 2020.
Grupo: 4A.
Imagen nª12 Simulación Estructural. PUNTO Nº3: Describa la ALU de forma funcional teniendo
en
cuenta
la
codificación
mostrada en la Imagen nº1 y realice la correspondiente simulación. Imagen nª14 Diseño ALU Funcional.
Imagen nª13 Diseño ALU Funcional.
Universidad Santo Tomás Facultad: Ingeniería de Telecomunicaciones. Asignatura: Sistemas Digitales. Integrantes: ● . Fecha: 15 de Octubre 2020.
Grupo: 4A.
Im agen nª15 Test Bench ALU Funcional.
Imagen nª16 Test Bench ALU Funcional.
Imagen nª17 Simulaciòn ALU Funcional.
Universidad Santo Tomás Facultad: Ingeniería de Telecomunicaciones. Asignatura: Sistemas Digitales. Integrantes: ● . Fecha: 15 de Octubre 2020.
Grupo: 4A....