Digitales PDF

Preview

Summary

EJERCICIOS PROPUESTOS: “DISEÑO DIGITAL” – MORRIS MANO JUAN JOSÉ BURGOS CALVACHE – 20131007022 Capítulo 1: Sistemas binarios. 1) Convierta estos números binarios a hexadecimal y decimal: a) 1, b) 1110. Explique por qué la respuesta decimal a b) es 8 veces la de a). Solución. Cada bit o grupo de bit t...

Description

EJERCICIOS PROPUESTOS: “DISEÑO DIGITAL” – MORRIS MANO JUAN JOSÉ BURGOS CALVACHE – 20131007022

Capítulo 1: Sistemas binarios. 1.8) Convierta estos números binarios a hexadecimal y decimal: a) 1.11010, b) 1110.10. Explique por qué la respuesta decimal a b) es 8 veces la de a). Solución. Cada bit o grupo de bit tiene asignada una potencia dependiendo de la posición que ocupa dentro del número. Entonces, la conversión queda como: Hexadecimal: Se completa el número con ceros para agrupar de a cuatro bits. a) (0001) . (1101) (0000) 2 = 1.D 16 b) (1110) . (1000) 2 = E.8 16 Decimal: Se asigna a cada bit una potencia de 2, y se multiplica dicha potencia por el valor del bit, luego sumamos éstos valores así: a) (1 x 20 ) . (1 x 2-1 ) + (1 x 2-2 ) + (0 x 2- 3 ) + (1 x 2-4 ) + (0 x 2-5) = 1. 8125 10 b) (1 x 23 ) + (1 x 22 ) + (1 x 21 ) + (0 x 20 ) . (1 x 2-1 ) + (0 x 2-2 ) = 1110.10 2 = (8+4+2+0) . (0.5+0) = 14.5 10 1.27) Escriba la expresión “G. Boole” en ASCII empleando un código de ocho bits. Incluya el punto y el espacio. Solución. En muchas aplicaciones de computadoras digitales, es necesario guardar información que contiene, aparte de números, letras. Por ésa razón, se formuló un código en el que cada carácter tiene asignado un número binario. Para escribir la expresión “G. Boole” se usan los siguientes códigos: G = 01000111 = 00100000 B = 01000010 = 01101100 e = 01100101 La expresión queda así:

. = 00101110 o = 01101111

Espacio l

010001110010111000100000010000100110111101101111011011000 1100101

Capítulo 2: Álgebra Booleana y Compuertas lógicas. 2.5) Obtenga el complemento de F = x+yz; luego demuestre que FF’=0 y que F+F’=1. Solución. Hallando el complemento de F:



F = x + yz → F’ = (x +yz)’ → F’ = (x)’(yz)’ → F’ = (x)’(y’ + z’) F’ = x’y’ + x’z’



FF’ =0 =(x + yz)(x’y’ + x’z’) = (xx’y’ + xx’z’ + x’yy’z + x’yzz’) = (0+0+0+0)=0



F+F’ = 1 = (x + yz) + (x’y’ + x’z’) = (x + x’)(x+z’) + yz + x’y’ = = (1)(x+z’) + yz +x’y’) = x(y+y’) + z’(y+y’) + x’y’ + yz = xy + xy’ + yz’ + y’z’ + x’y’ + yz = xy + y’(x+x’) + y(z+z’) + y’z’ = xy + y’ + y + y’z’ = y(x+1) + y’(1+z) = y + y’ = 1.

2.16) Exprese la siguiente función como suma de minitérminos y como producto de maxitérminos. F(A, B, C, D)=B’D+A’D+BD Minitérminos: F = (B’+B)D + A’D = D + A’D = (A’+1)D = D = (A+A’)(B+B’)(C+C’)D = ABCD + ABC’D + AB’C’D + A’BCD + A’BC’D + A’B’CD + A’B’C’D = ∑ (m15, m13, m9, m7, m5, m3, m1 ) Máxitérminos: F = (B’+B)D + A’D = D + A’D = (A’+1)D = D = ((((D + AA’) + BB’) + CC’) + DD’) = (A+B+C+D)(A+B+C’+D)(A+B’+C+D)(A+B’+C’+D)(A’+B+C+D)(A’+B+C’+D) (A’+B’+C+D)(A’+B’+C’+D) = ∏ (M0, M2, M4, M6, M8, M10, M12, M14) Capítulo 3: Minimización en el nivel de compuertas. 3.6) Simplifique las siguientes expresiones booleanas empleando mapas de cuatro variables:

a) A’B’C’D’ + AC’D’ + B’CD’ + A’BCD + BC’D AB\C

00

01

11

10

D 00 01 11 10

1

1 1

1

1 F= A’BD + B’C’D’ + A’B’D’ = A’(BD + B’D’) + B’C’D’ = A’(B x-nor D) + B’C’D’

b) x’z + w’xy’ + w(x’y + xy’) = x’z + w’xy’ + wx’y + wxy’ wx\y z 00 01 11 10

00

01

11

10

1 1 1 1 F = xy’z’ + w’x’y’z + wx’yz’

3.25) Enumere las ocho formas degeneradas de dos niveles y demuestre que se reducen a una sola operación. Explique cómo usar las formas degeneradas de dos niveles para extender el número de entradas de una compuerta. Capítulo 4: Lógica combinacional. 4.2) Obtenga las expresiones booleanas simplificadas para las salidas F y G en términos de las variables de entrada del circuito de la figura.

F= (A’(A’D)’)’ (A’ + BC) = (A’(A’’ + D’))’ (A’ + BC) = (A’A + A’D’)’ (A’ + BC) F = (A’D’)’ (A’ + BC) = (A’’ + D’’) (A’ + BC) = AA’ + ABC + A’D + BCD F = A’D + BC(A+D) G = (A’D)’ (A’ + BC) = (A’’ + D’) (A’ + BC) = (A + D’) (A’ +BC) G = AA’ + ABC + A’D’ + BCD’ = A’D’ + BC(A + D’) 4.34) Un multiplexor 8x1 tiene las entradas A, B y C conectadas a las entradas de selección S2, S1 y S0, respectivamente. Las entradas de datos I0 a I7 son: I1=I2=I7=0; I3=I5=1; I0=I4=D; e I6=D’. Determine la función booleana que implementa el multiplexor.

D’ D

I0 I1 I2 I3 0 2 4 6 1 3 5 7 D 0 0 1 F = ∑ ( m1, m6, m7, m9, m10, m11, m12)

I4 8 9 D

I5 10 11 1

I6 12 13 D’

I7 14 15 0

Capítulo 5: Lógica secuencial sincrónica. 5.13) Partiendo del estado a y la sucesión de entrada 01110010011, determine la sucesión de salida de: a) la tabla de estados del problema anterior y b) la tabla de estados reducida del problema anterior. Demuestre que se obtiene la misma sucesión de salida con ambas....