Laboratorio 5 - digitales PDF

Preview

Summary

Laboratorio de sistemas digitales...

Description

UNIVERSIDAD NACIONAL DEL CALLAO FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA

LABORATORIO DE SISTEMAS DIGITALES

LABORATORIO 5

TEMA: CONTADORES (DISEÑOS CON FF’S)

2020 A

Informe previo 1. Definir el concepto de contador digital BCD y BINARIO NATURAL, analice su funcionamiento y mencione los tipos característicos de los contadores según la sincronización con la señal de reloj (Clk) y analizar cada uno de ellos (Los circuitos y sus características, tablas de estados y diagramas de tiempo). Código binario natural Es aquel en que los elementos binarios "bits" se representan solamente con los valores "1" ó "0". Un bit es la unidad más pequeña de información en código binario. El valor de un bit puede ser cero o uno, según determine el conmutador. Un grupo de ocho bits en una fila constituye un byte, la unidad más pequeña que puede almacenar un carácter. La sucesión de bits (serie de bits) codifica información en grupos, llamados bytes, en base a un sistema numérico binario. El sistema decimal con el que se trabaja normalmente tiene diez dígitos, de cero a nueve. Al igual que en el sistema decimal, cuando los dígitos en una columna llegan hasta el último (9 en decimal, 1 en binario), el dígito comienza en el cero y el de la columna a la izquierda aumenta un valor. Así, en el sistema decimal, el número 09 mas 1 hacen 10. Contando según el código binario y utilizando un byte (ocho columnas o bits) obtenemos: 00000000, 00000001, 00000010, 00000011, 00000100, 00000101 y así sucesivamente. Mas adelante expondremos una tabla representando este código de tal manera que se haga mas sencillo su entendimiento. Al relacionar números binarios específicos con caracteres, números, signos de puntuación y otros símbolos, una sucesión de ceros y unos pueden representar palabras y oraciones. ABLA REPRESENTATIVA DEL CÓDIGO BINARIO Vamos a pasar a representar una tabla de visualización del código binario. En esta tabla solo se ven representados unos y ceros, seguidamente pondremos para su entendimiento, el equivalente decimal.

Seguidamente pasamos a representar el diagrama de conexiones eléctrico del circuito que será el contador que utilicemos para visualizar una escala ascendente del código binario.

Un biestable actua fundamentalmente como contador. En este caso hemos optado por los biestables JK master Slave. Su cualidad principal es que pasan la información desde su entrada a la salida, una vez que la señal de reloj se encuentra en su estado bajo, por lo que no existe el problema de que se puedan superponer dos informaciones distintas, induciendo esto al error en la comunicación. Biestable J-K master – slave

CONTADOR BCD Un contador BCD es un tipo especial de contador digital que puede contar hasta diez en la aplicación de una señal de reloj.

Diagrama de estado del contador BCD

Los contadores digitales cuentan hacia arriba desde cero hasta un valor de conteo predeterminado en la aplicación de una señal de reloj. Una vez que se alcanza el valor de conteo, al restablecerlos, el contador vuelve a cero para comenzar de nuevo. Un contador de décadas cuenta en una secuencia de diez y luego vuelve a cero después del conteo de nueve. Obviamente, para contar hasta un valor binario de nueve, el contador debe tener al menos cuatro flip-flops dentro de su cadena para representar cada dígito decimal como se muestra.

2. Describir las características especificas de los contadores : Contadores asíncronos, sincronos. y sus aplicaciones. Contadores asíncronos En los sistemas asíncronos los FF no están conectados al mismo reloj, por lo que no cambian simultáneamente. La señal de reloj sólo ataca al flip-flop que representa al bit menos significativo. Los otros FF se conectan en cascada sirviendo su salida de reloj para el siguiente, hasta llegar al bit más significativo. Contador binario ascendente tipo ripple:

En la figura se muestra un contador asíncrono de 2 bits. Está constituido con dos flip flop J K con ambas entradas conectadas a 1, por lo que cambiarán de estado en el flanco de bajada de su entrada de reloj. El reloj externo se conecta solamente a la entrada de reloj del primer flip flop (FF0). Este cambiará de estado en cada flanco de bajada del reloj. El siguiente flip flop(FF1), tiene como entrada de reloj la salida de FF0 por lo que cambiará de estado cada vez que la salida Q0 cambie de 1 a 0. Debido a que cada flip flop responde con cierto retardo, los flip flop no son disparados simultáneamente, por lo que operan de forma asincrona. De hecho, la salida Q0 se producirá un tiempo después de que baje el reloj, y como esta es la entrada de reloj de FF1, la salida Q1 se producirá un tiempo después de que Q0 cambie de 1 a 0. De esta forma el retardo se irá propagando a medida que se vayan agregando flip flops, como las olas en el agua, de aquí que estos contadores se denominan tipo "ripple" Note que por simplicidad, en el diagrama de tiempo no se toma en cuenta este retardo, y se muestra como si las transiciones ocurrieran simultáneamente. Usualmente todas las entrada de CELAR se conectan juntas, de manera que un pulso pueda poner todos los FF en cero antes de comenzar la cuenta. Como se mostró anteriormente este contador de 2 bit tipo ripple pasa por 4 estados diferentes, dependiendo del valor de la cuenta (00,01,10,11). De igual forma, un contador con n flip flops, pasará por 2n estados diferentes. El numero de estados diferentes por lo que pasa un contador se denomina modulo. El contador de 2 bits se denomina entonces contador modulo 4. Un contador mod-n (modulo n) puede denominarse también contador divisor por n (divide-by-n counter) . Esto porqué el FF correspondiente al bit mas significativo ( el mas lejos desde el que está conectado al pulso de reloj original) produce un pulso de reloj por cada n pulsos del reloj de entrada del FF correspondiente al bit menos significativo ( el FF disparado por el reloj principal) El contador mod-4 analizado anteriormente puede llamarse también contador divisor por 4 (divide-by-4 counter).

El siguiente es un contador asincrono de 3 bits. Trabaja exactamente como el de dos bits, solo que ahora, debido al tercer FF se contarán 8 estados.

Contador Ascendente BCD asíncrono Los contadores analizados anteriormente cuentan 2n estados diferentes, donde n es el numero de FF. Realmente con n flip flop se puede tener en la secuencia HASTA 2n estados diferentes, por lo que podríamos contar un menor numero de estados y tendríamos una secuencia truncada. Esto se hace forzando a reciclar los FF antes de que pase por todos sus estados normales. Un ejemplo común se tiene con un contador de década. Si quisiéramos realizar un contador modulo 10 (de 0 a 9) se necesitarían 4 flip flops. Con 4 FF de la forma indicada anteriormente podríamos contar hasta 16 estados diferentes (de 0 a 15), por lo que al llegar a 9 si queremos volver a 0 lo que hacemos es poner en cero todos los FF utilizando las entradas de CLEAR. Para hacer esto necesitamos decodificar el estado de numeración siguiente al mas alto con un circuito combinatorio adicional que haga que los FF, en lugar de mostrar un 10 (1010) muestren un cero (0000) haciendo un CLEAR en todos los FF. Esto se hace con la compuerta NAND que se muestra en el circuito. Se utiliza una compuerta NAND porque la entrada de CLEAR está negada. Esto quiere decir que los FF se resetean con un cero. El siguiente es un contador de década, contador de 0 a 9 o contador BCD:

Debe ser evidente la manera de obtener la función del circuito que resetea a cero. Contadores Síncronos En los contadores síncronos las entradas de reloj de todos los flip flops se conectan juntas a un reloj común. De esta manera todos los FF cambian de estado simultáneamente (en paralelo). El circuito a continuación muestra un contador síncrono de 3 bits. Analice el diagrama de tiempo para comprender el funcionamiento del contador y verifique que todos los FF cambian simultáneamente.

Contador Ascendente BCD síncrono De forma similar al contador asíncrono de décadas, un contador síncrono de décadas cuenta del 0 al nueve, por lo que de nuevo se tiene una secuencia truncada, la cual puede implantarse con el siguiente circuito.

La diferencia está que debido a que el contador es síncrono, los cambios deben ejecutarse simultáneamente en todos los FF en función del reloj principal, común a todos ellos. Esta vez para forzar el paso de 9 a 0 (y no 10) y recomenzar la cuenta, no se utilizan las entradas de CLEAR, que como se mencionó en la guía de Flip Flops, son entradas asíncronas. En cambio, se utilizan compuertas que fuerzan el cambio en forma síncrona. La manera de diseñar este tipo de circuitos se estudiará en la guía correspondiente al diseño de contadores. 3. De los manuales técnicos obtener los IC TTL y CMOS que cumplen con las funciones de contadores, analice brevemente las tabla de verdad, diagramas de tiempo. Y funcionamiento. CONTADORES ASINCRONOS 7490 contador de décadas.

Pines: La relación de pines de este integrado es la siguiente:

,

: Pines de entrada de reloj. Entradas con inversión.

R01, R02: entradas de puesta a 0 de las salidas. Entradas sin inversión. R91, R92: entradas de puesta a 9 de las salidas. Entradas sin inversión. QA, QB, QC y QD: Pines de salida. Salidas sin inversión. Funcionamiento: Cuando las entradas de puesta a nueve R91 y R92 están a nivel alto a la vez en las salidas aparece el número 9 en BCD. Si una de estas entradas está a nivel bajo y las entradas R01 y R02 están a nivel lógico alto las salidas están a nivel bajo. Cuando una de las entradas de puesta a nueve R91 y R92 y otra de las entradas R01 y R02 están a nivel lógico bajo se produce la cuenta. Tabla de verdad de las entradas de reset:

La cuenta puede realizarse de dos modos diferentes: - La salida QA está conectada a la entrada introducen por la entrada

para cuenta en BCD. Los pulsos de cuenta se

, actuando en los flancos de bajada de estos pulsos.

- La salida QD está conectada a la entrada cuenta se introducen por la entrada

para cuenta BI-QUINARIA. Los pulsos de , actuando en los flancos de bajada de estos pulsos.

7492 contador divisor por doce. Pines: La relación de pines de este integrado es la siguiente: ,

: Pines de entrada de reloj. Entradas con inversión.

R01, R02: entradas de puesta a 0 de las salidas. Entradas sin inversión. QA, QB, QC y QD: Pines de salida. Salidas sin inversión. Funcionamiento: Cuando las entradas de puesta a cer0 R01 y R02 están a nivel alto a la vez en las salidas aparece el número 0 en BCD (todas las salidas a nivel bajo). Si una de estas entradas está a nivel bajo se produce la cuenta. Tabla de verdad de las entradas de reset:

La salida QA está conectada a la entrada introducen por la entrada

para cuenta en BCD. Los pulsos de cuenta se

, actuando en los flancos de bajada de estos pulsos.

7493 contador binario de 4 bits. Pines: La relación de pines de este integrado es la siguiente: ,

: Pines de entrada de reloj. Entradas con inversión.

R01, R02: entradas de puesta a 0 de las salidas. Entradas sin inversión. QA, QB, QC y QD: Pines de salida. Salidas sin inversión. Funcionamiento:

Cuando las entradas de puesta a cer0 R01 y R02 están a nivel alto a la vez en las salidas aparece el número 0 en BCD (todas las salidas a nivel bajo). Si una de estas entradas está a nivel bajo se produce la cuenta. Tabla de verdad de las entradas de reset:

La salida QA está conectada a la entrada introducen por la entrada

para realizar la cuenta. Los pulsos de cuenta se

, actuando en los flancos de bajada de éstos pulsos.

CONTADORES SINCRONOS En los contadores síncronos la señal de reloj se aplica simultáneamente a todas las entradas de reloj de los biestables de los que está compuesto. Algunos circuitos integrados contadores síncronos son los siguientes: 74160 contador programable BCD con puesta a cero prioritaria. Información: Este circuito integrado es un contador programable de 4 bits con carga de datos paralelo. El reset es asíncrono. Dispone de una salida de acarreo para contajes en cascada, así como de dos entradas de control del contaje. Pines: La relación de pines de este integrado es la siguiente: A, B, C, D: Pines de entrada de datos de preselección. Estos pines indican el valor de carga del contaje para realizar un contaje programado. La carga de estos pines se hace de forma paralela y síncrona. A es el bit de menor peso (LSB). Entradas sin inversión. CLK: Pin de entrada de reloj. El avance del contaje se realiza con cada flanco ascendente de la señal de reloj. Entrada sin inversión. : Pin de reset. Se trata de un reset asíncrono, es decir, no se necesita que esta señal esté sincronizada en el tiempo con la señal de reloj. Entrada con inversión. : Pin de carga de los datos de preselección. Cuando se da un flanco ascendente de la señal de reloj y esta entrada tiene un nivel lógico bajo, se realiza la carga del dato de preselección de las entradas A...D al interior del contador. Entrada con inversión. ENT, ENP: Pines de entrada control de contaje. La combinación del estado de estas dos entradas permite el control del contaje. Entradas sin inversión. QA, QB, QC, QD: Pines de salida del contaje. Estas salidas indican el valor del contaje. QA es el bit de menor peso (LSB). Salidas sin inversión. RCO: Pin de salida de sobrepasamiento. Cuando el contador se encuentra al máximo estado (1001) esta señal pasará a estado lógico alto. Esta señal puede ser utilizada como señal de reloj para sucesivos contadores en cascada. Esta señal se mantendrá en valor alto mientras dure el estado máximo de contaje. Salida sin inversión. La ecuación lógica de esta señal es: RC0=Enable T × QA ×

×

× QD

Funcionamiento: Un nivel lógico bajo en la entrada pone todas las salidas a valor lógico bajo. Para realizar la carga del valor de las entradas de datos A, B ,C y D se deberá meter un nivel lógico bajo en la entrada

cuando se dé un flanco ascendente de la señal de reloj. La función

de contaje esta deshabilitada mientras la señal

se encuentre a nivel lógico bajo. Si se

carga el contador con un valor de contaje superior al máximo (1001), el contador volverá a la secuencia de contaje normal. El contador dispone de dos entradas de habilitado del contaje (T y P), éste empieza cuando estas dos entradas y la entrada de carga de los datos de preselección ( ) tengan un nivel lógico alto. Este y otros funcionamientos se pueden observar en la siguiente tabla de función:

74393 doble Contador binario de 4 bits. Este circuito integrado contiene dos contadores de 4 bits independientes. Dispone de una entrada de reset (CLR) y otra por donde se introducen los pulsos a contar (A). Se trata de dos contadores de salida binaria cuyo contaje varía desde cero hasta quince. Pines: La relación de pines de este integrado, sabiendo que los pines referenciados con un 1 por delante pertenecen al primer contador y los referenciados con un 2 por delante pertenecen al segundo contador, es la siguiente: , : Pines de entrada de pulsos a contar de cada contador. El avance del contaje se realiza cada nivel lógico bajo de la señal de entrada. Entradas con inversión. 1CLR, 2CLR: Pines de reset. Un nivel lógico alto en esta entrada resetea el contador correspondiente. Entrada sin inversión. 1QA, 1QB, 1QC, 1QD, 2QA, 2QB, 2QC, 2QD: Pines de salida del contaje de cada contador. Estos pines indican el valor del contaje. 1QA y 2QA son los bits de menor peso (LSB). Se trata de cuatro pines de salida sin inversión. Funcionamiento: Un nivel lógico alto en la entrada CLR pone todas las salidas a valor lógico bajo. La función de contaje esta deshabilitada mientras la señal CLR se encuentre a nivel lógico alto. Cuando el pin CLR posea un nivel lógico alto los pulsos que se reciban por la entrada A serán contados y se irá incrementando el valor de la salida del contador conforme aumente el número de estos.

74193 Contador/Descontador de 4 bits programable. Este circuito integrado es un contador/descontador programable de 4 bits con carga de datos paralelo. Dispone de dos salida de sobrepasamiento para contajes en cascada, así como de dos entradas de control del contaje, ascendente o descendente. Pines: La relación de pines de este integrado es la siguiente: UP: Pin de entrada de pulsos a contar de forma ascendente. El avance del contaje se realiza con cada nivel lógico alto de esta señal. Entrada sin inversión. DOWN: Pin de entrada de pulsos a contar de forma descendente. El avance del descontaje se realiza cada nivel lógico alto de esta señal. Entrada sin inversión. CLR: Pin de reset. Entrada sin inversión. : Pin de carga de los datos de entrada. Cuando se da un flanco ascendente de la señal de reloj y este pin tiene un nivel lógico bajo, se realiza la carga del dato de preselección de las entradas A, B, C y D. Entrada con inversión. QA, QB, QC, QD: Pines de salida del contaje. Estos pines indican el valor del contaje. QA es el bit de menor peso (LSB). Salidas sin inversión. : Pin de sobrepasamiento del contaje ascendente. Cuando el contador se encuentra en el máximo estado (1111) esta señal pasará a estado lógico bajo. Esta señal se mantendrá en valor bajo mientras dure el estado máximo de contaje. Salida con inversión.

: Pin de sobrepasamiento del contaje descendente. Cuando el contador se encuentra en el mínimo estado (0000) esta señal pasará a estado lógico bajo. Esta señal se mantendrá en valor bajo mientras dure el estado mínimo de contaje. Salida con inversión. A, B, C, D: Pines de entrada de datos de entrada. Estos pines indican el valor de carga del contaje para realizar un contaje programado. La carga de estos pines se hace de forma paralela y de forma síncrona. A es el bit de menor peso (LSB). Entradas sin inversión. Funcionamiento: Un nivel lógico alto en la entrada CLR pone todas las salidas a valor lógico bajo. Para realizar la carga del valor de las entradas de datos se deberá meter un nivel lógico bajo en la entrada . La función de contaje esta deshabilitada mientras la señal se encuentre a nivel lógico bajo. El contador dispone de dos entradas de control del contaje (UP y DOWN), mediante las cuales se selecciona el tipo de operación a realizar, contaje o descontaje respectivamente. El contaje empieza cuando estos pines se encuentran en los estados que indica la tabla de función, así como el descontaje. Para saber cuándo se ha llegado al estado máximo del contaje o estado mínimo del contaje se disponen de dos pines de salida que lo indican poniéndose a nivel lógico bajo mientras dure el estado correspondiente ( y respectivamente). Estos funcionamientos se pueden observar en la siguiente tabla de función.

4. Cual es la diferencia entre un contador asíncrono y un contador sincrono; así como la diferencia entre un contador convencional y un contador escalador; muestre circuitos prácticos para explicarlos.. Es muy fácil diferenciarlos En los asíncronos el clock solo se aplica al primer FF (al menos significativo) y los siguientes lo toman del FF anterior, como veras si lo tomas de Q* es ascendente y si lo tomas de Q es descendente. otra cosa es que los asíncronos solo cuentan de uno en uno, up o down. En cambio, los síncronos el clock se conecta a todos por igual, y su secuencia está definida por las compuertas que conectes a las entradas de los ff, en base a lo que se estableció en el diagrama de estado 6. Diseñar un contador descendente modulo 24, utilizando IC 7490, 7493, 74190, 74193

7. Diseñar un contador UP/DOWN modulo 60; utilizando ic 7490, 7593, 74190, 74193.

INFORME FINAL 1. Implementar el contador “UP” modulo 24. Analice su funcionamiento, desarrolle la Tabla de estados y construir el diagrama de tiempo; (Sugerencia Usar IC 74LS93).

2. Al circuito contador implementado con 74LS93, modificar para q...