Title | Parcial 2 con medardo logreira utp |
---|---|
Course | Circuitos Logicos Electronicos |
Institution | Universidad Tecnológica de Panamá |
Pages | 4 |
File Size | 180.7 KB |
File Type | |
Total Downloads | 111 |
Total Views | 615 |
UNIVERSIDAD TECNOLÓGICA DE PANAMÁFACULTAD DE INGENIERÍA ELÉCTRICAExamen parcial de Circuitos Lógicos Electrónicos.NoPresente la tabla de verdad para una fase de un sumador capaz de procesar tres vectoresa la vez, es decir a una fase le llegan tres señales x , y , z y un acarreo de entrada Cin ycomo ...
UNIVERSIDAD TECNOLÓGICA DE PANAMÁ FACULTAD DE INGENIERÍA ELÉCTRICA Examen parcial de Circuitos Lógicos Electrónicos. No1 Presente la tabla de verdad para una fase de un sumador capaz de procesar tres vectores a la vez, es decir a una fase le llegan tres señales x, y, z y un acarreo de entrada Cin y como salidas dos bits de suma S1 , S0 y un acarreo de salida Cout el encabezado de su tabla debe ser como se señala a continuación.
Cin x y z | Cout S1 S0
20 puntos.
No2 Se sabe que las funciones lógicas f y ga continuación son equivalentes. a) Demuestre su equivalencia mediante una tabla de verdad
b) Aplique las propiedades lógicas para llevar f a su forma PDS equivalente. c) Aplique las propiedades lógica para llevar ga su forma SDP equivalente. 20 puntos.
No3 Desarrolle una implementación de h usando solamente compuertas NAND de dos entradas. Asuma entradas de sistema y no utilice NAND como NOT. 20 puntos. Muestre la ecuación modificada y el diagrama lógico....