Practica 3 PDF

Preview

Summary

Practica de Fundamentos no. 3...

Description

Departamento de Electrónica, Sistemas e Informática. Area curricular de Sistemas Digitales

DISEÑO DIGITAL PRACTICA 3 Cronómetro de décimas de segundo de: 0.00.0 =>9.59.9 décimas de segundo Cuenta máxima: (9 minutos, 59, segundos, 9 désimas) Diseño e Implementación de un Cronómetro Digital con de 4 Dígitos. “Conocimiento con el que se va a entrar en contacto y cómo va entrar en contacto” Tomando como base la presentación Contadores_Con_FF_y Verilog.pptx, los tutoriales y presentaciones sobre Verilog, ejemplos de clase, tareas y documentación personal; diseña cronometro con un display de 4 dígitos que cuente décimas de segundo, de 0.00.0 a 9.59.9 décimas de segundo: El digito_0 del display se incrementa cada 0.1 segundos. El digito_1 se incrementa cada que ocurren 1 segundo. El digito_2 se incrementa cada que transcurren 10 segundos. El digito_3 debe representar los minutos, por lo que debe de incrementarse cada 60 segundos. El cronómetro debe tener una señal de reset, una de reloj (pulsos de sincronía) y una señal de enable con un botón (start/stop). Si se presiona y suelta el botón de enable el cronómetro debe ponerse en operación. Si el botón de enable se vuelve a presionar y soltar el cronómetro se debe pausar y mostrar en el display la última cuenta. Usa 3 contadores de décadas, un contador módulo 6, y el contador comparador para construir el modelo estructural del cronometro de 0.00.0 - 9.59.9 Otra forma de hacer el contador del cronómetro es a través de un modelo funcional que describa el algoritmo de secuencia de incremento de los contadores (estudiar presentación Contadores_Con_FF_y Verilog.pptx ). Realiza esta práctica como más fácil te parezca. Secuencia de trabajo recomendada: a) Plantea el diseño a nivel detallado de bloques. b) Elabora los modelos Verilog de los submodulos (hijos) correspondientes a los bloques que identificaste en a): Generador de pulsos de la base de tiempo (0.1 segundo) basado en el contador-retardador que usaste en la práctica del DISPLAY MULTIPLEXADO, contador de décadas, contador módulo 6 (de 0-5), generador de pulsos c) Integra los sub-módulos del cronometro en un modelo Verilog estructural para que lo simules. Solo debes simular el puro contador del cronometro (sin el display) para que pruebes tu diseño de forma virtual en el simulado y corrijas todos los errores antes de implementarlo en la Basys2. d)

Implementa el cronometro completo con el display en la tarjeta Basys y presenta tu diseño funcionando al profesor.

Productos a entregar I.- Diagrama de Bloques detallado del diseño (nombre de los módulos, nombres y tamaños de los buses y cables, nombres de las entradas y salidas). II.- Reporte del desarrollo del diseño y su documentación de funcionamiento: a) Explicación del desarrollo del diseño [10] Para esta práctica hice el módulo para los contadores, primero cree dos diferentes tipo de conteo de 0-9 y de 0-5, el de 0-5(en los cuales fueron sencillos por que nos ayudó el profe en clase) lo diseñe con tres bits para las decenas de segundos, Cuauhtemoc Aguilera Cuauhtémoc @iteso mx

Departamento de Electrónica, Sistemas e Informática. Area curricular de Sistemas Digitales

después hice un módulo para que los cuatro contadores estuvieran en un solo lugar creando 3 entradas y 4 salidas nuevas para el módulo, los conecte con tres compuertas cada entrada de enable fui poniendo las salidas ovfs que le correspondían a la misma conectándolas con el enable general del módulo y A si crear el conteo desde las decimas de segundos hasta los minutos ya que estaban bien conectadas cada salida q (qmin, qs,qseg10 y qds) se conectó directamente con las 4 entradas del display multiplexado que ya habíamos usado, modifique también, el delayer counter del display multiplexado lo modifique haciendo que el enable estuviera siempre encendido al último con el flip flop T y un delayer para el módulo contadores. También fue importante cambiar los parámetros de este delayer para que en la basys se vieran todo el conteo del cronometro a una velocidad que se viera por que al no cambiarlos no se apreciaba corrctamente, asimismo también cambie el parámetro del delyaer counter del que está adentro del display multiplexado. b) Diagrama de bloques completamente detallado [20]

c) Modelos Verilog de cada uno de los submódulos del cronometro (sin el display) [10] `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company:ITESO // Engineer: SOFIA DEL MURO ////////////////////////////////////////////////////////////////////////////////// module Contadores( input clk, input reset,

Departamento de Electrónica, Sistemas e Informática. Area curricular de Sistemas Digitales

input enable, output ovftop, output [3:0]qds, output [3:0]qs, output [3:0]qseg10, output [3:0]qmin ); wire ovf_s; wire ovf_ds; wire ovf_seg10; wire ovf_min; counter09 ds( .clk(clk),.reset(reset),.enable(enable), .q(qds),.ovf(ovf_ds)); counter09 seg( .clk(clk),.reset(reset),.enable(ovf_ds & enable), .q(qs),.ovf(ovf_s)); counter05 seg10( .clk(clk),.reset(reset), .enable(ovf_ds & enable & ovf_s),.q(qseg10),.ovf(ovf_seg10)); counter09 min( .clk(clk),.reset(reset), .enable(ovf_ds & enable & ovf_s & ovf_seg10 ),.q(qmin),.ovf(ovftop)); Endmodule

Departamento de Electrónica, Sistemas e Informática. Area curricular de Sistemas Digitales

d) Diagrama RTL del Top-level [5] con interpretación de la imagen

Departamento de Electrónica, Sistemas e Informática. Area curricular de Sistemas Digitales

En estas 2 imágenes se ve lo ya antes dicho en la primera como se conectan entre si al display las cuatro salidas y de como adentro del nuestro cronometro aparecen lo minutos, segundos, los segundo con en counter 0-5 y las decimas de segundo, con ello veos la función de nuestro delayer para la velocidad de nuestro cronometro y nuestro FF con nos ayudara a parar el cronometro en el momento que queramos. e) Tabla del Resumen de la síntesis donde se vean los recursos consumidos [5] con comentarios de los valores que muestra la tabla.

Departamento de Electrónica, Sistemas e Informática. Area curricular de Sistemas Digitales

f) Simulación del “contador del cronómetro” SIN el display. Donde se pueda ver el cambio de cada uno de los contadores con explicaciones [15]

g) Link al Video del sistema funcionando en la tarjeta Basys y presentación funcionando al profesor (si no se presenta al profesor la calificación se multiplica por 0.7). https://youtu.be/h3o0ANx_D04

Departamento de Electrónica, Sistemas e Informática. Area curricular de Sistemas Digitales

h) Conclusiones y reflexiones [15] En lo general esta práctica me pareció algo menos complicada esta no tuve problemas con la Basys , lo único que si fue un inconveniente fue que no logre exitosamente la simulación , pero el poder pasarlo a la tarjeta salió muy bien aprendí a como dividir los módulos y así logrando que se colocar en los 4 dígitos de la tarjeta y poder hacer el cronometro i) Referencias y bibliografía [5] Contadores_Con_FF_y Verilog.pptx Asignación de Patas del FPGA de la Basys 3 Puntos extras para los estudiantes que agreguen otras funcionalidades: Alarma de aviso de fin de cuenta; Cuenta regresiva, doble cronometro, etc;...