Práctico - práctica 3: decodificadores y multiplexores PDF

Preview

Summary

Práctica 3: Decodificadores y multiplexores...

Description

FUNDAMENTOS DE COMPUTADORES

Práctica 3 Decodificadores y multiplexores Apellidos y nombre

Grupo

DNI

En esta tercera práctica, una vez conocidos los conceptos de la lógica combinacional y habiendo experimentado con puertas y funciones lógicas elementales, así como su utilización para generar funciones y su posterior simplificación, el alumno pondrá en práctica los conocimientos adquiridos relativos a circuitos más complejos y de especial importancia dentro de las diferentes unidades funcionales del computador, como son los decodificadores y multiplexores. Las pastillas o chips disponibles en el mercado con decodificadores y multiplexores forman parte de los llamados circuitos MSI (media escala de integración). En esta práctica implementaremos funciones lógicas mediante el uso de dichos circuitos. El esquema del entrenador que usará el alumno será exactamente el mismo que se utilizó en las prácticas anteriores, no se introducirá ningún otro bloque funcional. Recordemos dicho esquema:

0V _

ZOCALO para chips de 14/16 patillas

ZOCALO para chips de 14/16 patillas

V1

ZOCALO para insertar chips de 24 patillas (dimensiones)

5V _

ZOCALO para chips de 14/16 patillas

+

V2

ZOCALO para chips de 14/16 patillas

+

REGISTROS Y CONTADORES

D C B A 7447

a b c d e f g

a b c d e f g

D C B A 7447

Hi

BIESTABLES J-K

BIESTABLES J-K SEÑALES DE RELOJ

...

... = 1 lógico

SALIDAS = Leds indicadores de resultado

= 0 lógico

VALORES de ENTRADA Niveles Lógicos

Figura 1: Esquema funcional detallado.

1

1. DECODIFICADORES BINARIOS. En este primer apartado el alumno pondrá en práctica los conocimientos teóricos relativos a decodificadores binarios. El circuito MSI que se utilizará es el chip 74139 de 16 patillas, que incorpora dos decodificadores independientes de 2 entradas y 4 salidas (activas a nivel bajo), además de 1 entrada de habilitación (también activa a nivel bajo). En las hojas de especificaciones del fabricante (ver anexo), el alumno encontrará toda la información necesaria para el conexionado y utilización del 74139. El alumno debe de ir familiarizándose con estas hojas de especificaciones de cara a saber interpretar cualquier circuito a partir de las especificaciones del mismo. ¡OJO!: El fabricante utiliza las mismas hojas técnicas para describir dos decodificadores distintos, el 74138 (un solo decodificador de 3 a 8 con varias habilitaciones) y el 74139 (dos decodificadores de 2 a 4 con habilitación integrados en un único chip). a) Utilícese el circuito 74139 colocado en uno de los zócalos de 16 patillas del entrenador y verifíquese el correcto funcionamiento de cualquiera de los dos decodificadores de 2 a 4 mediante la obtención de su tabla de verdad. Entradas Salidas Habilitación Selección /G B A /Y0 /Y1 /Y2 /Y3 1 0 0 0 0 Tabla de verdad de un decodificador de los dos incorporados en el chip 74139 NOTA: En la tabla de verdad anterior se han utilizado nombres genéricos; el fabricante, para distinguir las entradas y salidas de cada uno de los decodificadores que se encuentran dentro del chip las denomina /G1, A1, B1, /1Y0, /1Y1, /1Y2, /1Y3 para el primero y /G2, A2, B2, /2Y0, /2Y1, /2Y2, /2Y3 para el segundo. b) Dibuje el símbolo lógico correspondiente a la tabla de verdad anterior

ATENCIÓN: No olvide, para este circuito y para todos los demás, etiquetar todas las entradas y salidas, y emplear la nomenclatura adecuada a las entradas y salidas activas a nivel bajo. 2

Una de las técnicas mediante la cual es posible obtener decodificadores de mayor número de entradas a partir de otros con un número menor, es la composición de decodificadores, que consiste en colocar varios decodificadores en paralelo y mediante lógica adicional determinar qué decodificador debe estar activo en cada momento. c) Utilizando la técnica comentada anteriormente, utilícense los dos decodificadores del circuito 74139 junto con una puerta NOT para diseñar e implementar en el entrenador un decodificador de 3 a 8, cuyo símbolo lógico podemos observar en la figura siguiente. (Nota: observar que en este caso no existe entrada de habilitación externa). A

/S0 /S1

S0 S1 S2 A S3 B S4 C S5 S6 DECO S7

/S2 /S3

B

/S4 /S5 /S6

3a 8

C

Símbolo lógico DECO 3 a 8

/S7

Circuito implementado

NO DESMONTAR EL CIRCUITO (se utiliza en apartados posteriores) d) Verifíquese el correcto funcionamiento del circuito implementado en el apartado anterior obteniendo su tabla de verdad. Entradas

Salidas

CBA 000 001 010 011 100 101 110 111

/S0 /S1 /S2 /S3 /S4 /S5 /S6 /S7

Tabla de verdad de un decodificador de 3 a 8 e) Modifíquese el decodificador 3 a 8 implementado en el apartado “c” de forma que se obtenga un circuito decodificador 3 a 8 con entrada de habilitación externa a nivel bajo. Para la implementación de dicho circuito tendrán que utilizarse algunas puertas lógicas adicionales. Muéstrese el circuito implementado junto al símbolo lógico del mismo. 3

A

DECO S0 3/8 S1

A B C G

/S0 /S1

S2 S3 S4 S5 S6 S7

/S2

B

/S3 /S4 C

/S5 /S6

/G Símbolo lógico DECO 3 a 8 Con entrada de habilitación

/S7

Circuito implementado

f) Verifíquese el correcto funcionamiento del circuito implementado en el apartado anterior obteniendo su tabla de verdad. Entradas /G 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

CBA 000 001 010 011 100 101 110 111 000 001 010 011 100 101 110 111

Salidas /S0 /S1 /S2 /S3 /S4 /S5 /S6 /S7

Tabla de verdad de un decodificador de 3 a 8 con entrada de habilitación

4

2. MULTIPLEXORES. Un multiplexor es un circuito combinacional con 2 n líneas de entrada de datos, 1 línea de salida y n entradas de selección. Las entradas de selección indican cuál de las líneas de entrada de datos es la que proporciona el valor a la línea de salida. El circuito MSI que se utilizará es el chip 74153 de 16 patillas (ver hojas de especificaciones en anexo) que incorpora dos multiplexores completos en el mismo chip. También se pueden construir multiplexores con mayor número de entradas utilizando multiplexores de menos entradas, utilizando la composición de multiplexores. a) Utilícese el chip 74153 y las puertas necesarias disponibles en el entrenador, para construir un multiplexor de 8 a 1 con entrada de habilitación activa a nivel bajo. Téngase en cuenta que solamente disponemos de un circuito integrado 74153, por lo que será necesario implementar mediante puertas lógicas alguno de los multiplexores empleados en la composición. NO DESMONTAR EL CIRCUITO. C0 C1

C0 C1

C2 C3

C2 C3

S

C4 C5 C6 C7 G

A

S

C4 C5 C6 C7

B

C

/G A

Símbolo lógico MUX 8 a 1 con entrada de habilitación

B

C

Circuito implementado

NOTAS DE MONTAJE: Como en el entrenador lógico no disponemos de 12 entradas (las que serían necesarias para probar todas las combinaciones de valores de las entradas del circuito), fijaremos las entradas de datos (C7, C6, C5, C4, C3, C2, C1 y C0) a los valores fijos 01110001 respectivamente. Nos quedarán así solamente 4 entradas (/G, C, B y A) y podremos probar, solamente, 16 de las 212 combinaciones de valores de entrada.

5

DM74LS138 • DM74LS139 Decoder/Demultiplexer General Description

Features

These Schottky-clamped circuits are designed to be used in high-performance memory-decoding or data-routing applications, requiring very short propagation delay times. In high-perf ormance memory systems these decoders can be used to minimize the effects of system decoding. When used with high-speed memories, the delay times of these decoders are usually less than the typical access time of the memory. This means that the effective system delay introduced by the decoder is negligible.

■ Designed specifically for high speed:

The DM74LS138 decodes one-of-eight lines, based upon the conditions at the three binary select inputs and the three enable inputs. Two active-low and one active-high enable inputs reduce the need for external gates or inverters when expanding. A 24-line decoder can be implemented with no external inverters, and a 32-line decoder requires only one inverter. An enable input can be used as a data input for demultiplexing applications.

Memory decoders Data transmission systems ■ DM74LS138 3-to-8-line decoders incorporates 3 enable inputs to simplify cascading and/or data reception ■ DM74LS139 contains two fully independent 2-to-4-line decoders/demultiplexers ■ Schottky clamped for high performance ■ Typical propagation delay (3 levels of logic) DM74LS138 21 ns DM74LS139 21 ns ■ Typical power dissipation DM74LS138 32 mW DM74LS139 34 mW

The DM74LS139 comprises two separate two-line-to-fourline decoders in a single package. The active-low enable input can be used as a data line in demultiplexing applications.

Ordering Code: Order Number

Package Number M16A

DM74LS138SJ

Connection Diagrams DM74LS138

DM74LS139

Function Tables DM74LS138

DM74LS139

Inputs Enable

Inputs

Outputs

Select

Enable

G1 G2 (Note 1) C B A YO Y1 Y2 Y3 Y4 Y5 Y6 Y7

All of these decoders/demultiplexers feature fully buffered inputs, presenting only one normalized load to its driving circuit. All inputs are clamped with high-performance Schottky diodes to suppress line-ringing and simplify system design.

DM74LS138M

DM74LS138 • DM74LS139

Revised March 2000

DM74LS138 • DM74LS139 Decoder/Demultiplexer

August 1986

Package Description

G

Outputs

Select B

A

Y0

M16D

16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide

N16E

16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

DM74LS139M

M16A

16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150 Narrow

DM74LS139SJ

M16D

16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide

DM74LS139N

N16E

16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

DS006391

www fairchildsemi com

Y3

H

X X X

H

H

H

H

H

H

H

H

H

X

X

H

H

H

L

X

X X X

H

H

H

H

H

H

H

H

L

L

L

L

H

H

H

H

L

L L L

L

H

H

H

H

H

H

H

L

L

H

H

L

H

H

H

L

L L H

H

L

H

H

H

H

H

H

L

H

L

H

H

L

H

H

L

L H L

H

H

L

H

H

H

H

H

L

H

H

H

H

H

L

H

L

L H H

H

H

H

L

H

H

H

H

H

L

H L L

H

H

H

H

L

H

H

H

H

L

H L H

H

H

H

H

H

L

H

H

H

L

H H L

H

H

H

H

H

H

L

H

H

L

H H H H

H

H

H

H

H

H

L

H = HIGH Level L = LOW Level X = Don’t Care Note 1: G2 = G2A + G2B

Logic Diagrams DM74LS138

DM74LS139

Devices also available in Tape and Reel. Specify by appending the suffix let ter “X” to the ordering code.

© 2000 Fairchild Semiconductor Corporation

Y2

X

16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150 Narrow

DM74LS138N

Y1

www fairchildsemi com

2

H

7V

Input Voltage

7V

Operating Free Air Temperature Range

Note 2: The “Absolute Maximum Ratings” are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the Electrical Characteristics tables are not guaranteed at the absolute maximum ratings. The “Recommended Operating Condit ions” table will define the condit ions for actual device operation.

0°C to +70°C

Storage Temperature Range

−65°C to +150°C

DM74LS138 Recommended Operating Conditions Symbol

Parameter

Min

Nom

4.75

Max

5

Units

5.25

V

DM74LS138 • DM74LS139

Supply Voltage

DM74LS138 • DM74LS139

Absolute Maximum Ratings(Note 2)

DM74LS139 Recommended Operating Conditions Symbol VCC

Parameter Supply Voltage

0.8

V

IOH

HIGH Level Output Current

−0.4

mA

IOL

LOW Level Output Current

8

mA

TA

Free Air Operating Temperature

70

°C

DM74LS139 Electrical Characteristics

0.8

V

IOH

HIGH Level Output Current

−0.4

mA

VI

Input Clamp Voltage

VCC = Min, I I = −18 mA

IOL

LOW Level Output Current

8

mA

VOH

HIGH Level

VCC = Min, I OH = Max,

TA

Free Air Operating Temperature

70

°C

over recommended operating free air temperature range (unless otherwise noted) Symbol

Paramet er

Condition s

DM74LS138 Electrical Characteristics

Output Voltage

VIL = Max, VIH = Min

LOW Level

VCC = Min, I OL = Max

Output Voltage

VIL = Max, VIH = Min

Typ (Note 3)

VCC = Min, I I = −18 mA

Max

VI

Input Clamp Voltage

VOH

HIGH Level Output Voltage

VCC = Min, I OH = Max, VIL = Max, VIH = Min

VOL

LOW Level

VCC = Min, I OL = Max, VIL = Max, VIH = Min

0.35

0.5

IOL = 4 mA, VCC = Min

0.25

0.4

−1.5 2.7

3.4

Units V V

2.7

3.4

V

VCC = Max, VI = 7V

0.1

mA

20

µA

IIL

LOW Level Input Current

−0.36

mA

IOS

Short Circuit Output Current

VCC = Max (Note 7)

ICC

Supply Current

VCC = Max (Note 8)

VCC = Max, VI = 0.4V −20 6.8

0.1

mA

Note 7: Not more than one output should be shorted at a time, and the duration should not exceed one second.

20

µA

Note 8: ICC is measured with all outputs enabled and OPEN.

IIL

LOW Level Input Current

VCC = Max, VI = 0.4V

−0.36

mA

IOS

Short Circuit Output Current

VCC = Max (Note 4)

ICC

Supply Current

VCC = Max (Note 5)

−100

mA

DM74LS139 Switching Characteristics

10

mA

at VCC = 5V and TA = 25°C Symbol

Parameter

CL = 15 pF

To (Output)

Note 5: ICC is measured with all outputs enabled and OPEN.

Min t PLH

Levels

To (Output )

of Delay

Select to Output

2

RL = 2 kΩ CL = 15 pF Min

t PLH

Propagation Delay Time LOW-to-HIGH Level Output

t PHL

Propagation Delay Time HIGH-to-LOW Level Output

t PLH

Propagation Delay Time LOW-to-HIGH Level Output

t PHL

Propagation Delay Time HIGH-to-LOW Level Output

t PLH

Propagation Delay Time LOW-to-HIGH Level Output

t PHL

Propagation Delay Time HIGH-to-LOW Level Output

t PLH

Propagation Delay Time LOW-to-HIGH Level Output

t PHL

Propagation Delay Time HIGH-to-LOW Level Output

Max 18

Propagation Delay Time HIGH-to-LOW Level Output

CL = 50 pF Min

Units

t PLH

27

Propagation Delay Time LOW-to-HIGH Level Output

Max ns

Select to Output

2

27

40

ns

Select to Output

3

18

27

ns

Select to Output

3

27

40

ns

Enable to Output

2

18

27

ns

Enable to Output

2

24

40

ns

Enable to Output

3

18

27

ns

Enable to Output

3

28

40

ns

3

Propagation Delay Time LOW-to-HIGH Level Output

t PHL From (Input)

www fairchildsemi com

mA

11

mA

RL = 2 kΩ

From (Input)

Note 3: All typicals are at VCC = 5V, T A = 25°C.

Parameter

−100

Note 6: All typicals are at VCC = 5V, T A = 25°C.

VCC = Max, VI = 7V

Symbol

V

VCC = Max, VI = 2.7V

VCC = Max, VI = 2.7V

at VCC = 5V and T A = 25°C

0.5 0.4

Input Current @ Max Input Voltage

Input C...