391973957 Teclado matricial con registro en proteus PDF

Preview

Summary

Teclado matricial con registro en proteus...

Description

UNIVERSIDAD TECNOLÓGICA EQUINOCCIAL FACULTAD DE CIENCIAS DE LA INGENIERÍA E INDUSTRIAS INGENIERÍA MECATRÓNICA 5TO TD Nombre: David Estrella 03/07/2018 1. Requerimientos Diseñar un codificador de un teclado matricial 4x4. Donde se simularán las entradas con 8 bits que serán Logic State los mismos indicarán el número de fila y el número de columna. De los cuatro bits resultantes convertir el número correspondiente previamente ingresado por teclado.Además, se implementarán dos registros de 4 bits construidos con la ayuda de Flip-Flops en cada registro se guarda el numero ingresado por el teclado si y solo si se presiona un pulsador 2. Diseño Conceptual Un teclado matricial de 4x4 que cuente con dos registros y que se guarden si y solo si se presione un pulsador, en la Figura 1 se muestra el diseño conceptual del teclado con registro.

Figura 1 Diseño Conceptual de teclado matricial con registro 3. Diseño Específico Para el diseño especifico se necesitan flip-flop JK, en la Figura 2se muestra el diseño específico del contador síncrono.

Figura 2 Diseño especifico teclado matricial con registro

Como entradas se tendrá los números que sean aplastados en el teclado hexadecimal, estos deben pasar por un codificador, para que sean reconocidos que cada logic state pertenece a una fila y a una columna, en la figura 3 se muestra el teclado hexadecimal con cada uno de sus logic-state, y el codificador.

Figura 3 Teclado hexadecimal con codificador Dentro del Codificador se tiene ciertas compuertas lógicas mostradas en la figura 4.

Figura 4 Codificador

Tabla 1 Tabla de verdad decodificador

La tabla de verdad para el codificador de las filas y las columnas se muestra a continuación en la tabla 2

Tabla 2 Tabla de verdad para las filas y columnas

Donde se obtiene las siguientes conclusiones: F1′ = f22 + f33 F0′ = f11 + f33 𝐶1′ = 𝑐22 + 𝑐33 C0′ = c11 + c33 A continuación del codificador se tiene un decodificador, mostrado a continuación en la figura 5.

Figura 5 Codificador y decodificador

Dentro del decodificador se obtienen compuertas lógicas mostradas en la Figura 6.

Figura 6 Decodificador Del decodificador se obtienen las siguientes funciones de acuerdo a la tabla 3. F1’ F0’ C1’ C0’ A B C D 0 0 0 0 0 1 1 1 0 0 0 1 1 0 0 0 0 0 1 0 1 0 0 1 0 0 1 1 1 0 1 0 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 1 0 1 1 1 0 0 0 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 0 1 1 1 0 1 1 1 1 0 0 1 1 0 0 1 1 1 1 1 1 0 1 0 0 0 0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 0 1 Tabla 3 Tabla de verdad decodificador

Donde se obtienen las siguientes funciones y relaciones.    A = 𝐹1 𝐹0 (C0 + C1) + C1C0 + F1 F0 𝐶0    + F0) + 𝐶0  (F1 ⨁ F0) + F1C1C0 B = 𝐹1 𝐶1 (𝐶𝑂     (C1⨁ C0 ) + C1(𝐹1  C0 + F0𝐶0  ) 𝐶1(F1 ⨁ F0) + F1𝐹0 C = 𝐶0  +   + 𝐹0 𝐶𝑂 (𝐹1  + 𝐶1) + F1   D = 𝐹0 𝐶0 𝐶1 𝐶0 Los registros se colocaron después de el decodificador, obteniendo el siguiente resultado, mostrado en la figura 7.

Figura 7 Registro Dentro del registro se obtienen las siguientes compuertas lógicas conectadas entre si, y la implementación de Flip-Flops mostradas en la figura 8

Figura 8 Regsitro con flip-flops

La tabla de verdad y las diferentes funciones se muestran a continuación en la tabla 4.

A0 B0 C0

D0 CERO

0

0

0

0

1

0

0

0

1

1

0

0

1

0

1

0

0

1

1

1

0

1

0

0

1

0

1

0

1

1

0

1

1

0

1

0

1

1

1

1

1

0

0

0

1

1

0

0

1

1

1

0

1

0

0

1

0

1

1

0

1

1

0

0

0

1

1

0

1

0

1

1

1

0

0

1

1

1

1

0

De aquí se obtiene la siguiente relación

 C0  𝐶𝐸𝑅𝑂 =  A0 + B0

Ya en la última parte del circuito se utilizó un integrado 7447, con el fin de pasar el número BCD a un display de 7 segmentos configuración ánodo común para de esta forma conectar la función ÁNODO y funcione de manera correcta, esto se muestra en la figura 9

Figura 9 74ls47

4. Integración Posteriormente de diseñar el codificador, el decodificador y los registros con flip-flops se prosigue a integrar todos ellos teniendo como resultado el siguiente circuito mostrado en la figura 9.

Figura 10 Integración del circuito

5. Verificación y validación En la figura 10 se muestra el primer resultado del circuito, al momento de aplastar mediante los logic-state el 4.

Figura 11 Resultado 1

En la figura 11 se muestra el resultado del registro al momento de aplastar el pulsador, este guardara el numero 4 en el primer registro

Figura 12 Resultado 1 guardado en el primer registro

En la figura 12 se muestra el segundo resultado al aplastar en los logic.state el numero 5.

Figura 13 Segundo resultado

En la figura 13 se muestra el resultado de aplastar nuevamente el pulsador de registro en este caso el resultado del primer registro pasara al segundo registro y el nuevo resultado pasara a ocupar el primer registro.

Figura 14 Resultado 2 con registro

6. Conclusiones • Los registros pueden ser utilizados para poder guardar una gran cantidad de números binarios el cual represente algún dato importante y que este tenga una extensión algo larga • Los flip-flop conectados en paralelos, son de gran utilidad en lo que son el guardo de algún dato (registro), ya que con esta configuración se obtiene que el dato que se envía a las entradas va a ser el mismo que se obtenga en la salida con el primer flanco de lectura. • El uso de los registros pude ser de gran importancia para el guardado de algún número específico que después se lo quiera utilizar en alguna aplicación específica, y este dato guardado se lo podría seleccionar mediante el uso de multiplexores....