Übung 07 - Aufgaben PDF

Title Übung 07 - Aufgaben
Author Joo Bo
Course Digitaltechnik
Institution Technische Universität Darmstadt
Pages 3
File Size 108.5 KB
File Type PDF
Total Downloads 31
Total Views 138

Summary

Aufgaben...


Description

Übung zur Vorlesung Digitaltechnik Prof. Sarah Harris, Ph.D. Prof. Dr.-Ing. Andreas Koch David de la Chevallerie

Wintersemester 15/16 Übungsblatt 7 Die Präsenzübungen werden in Kleingruppen während der wöchentlichen Übungsstunde bearbeitet. Bei Fragen hilft Ihnen Ihr Tutor gerne weiter. Die mit „Zusatzaufgabe“ gekennzeichneten Aufgaben sind zur zusätzlichen Vertiefung für interessierte Studierende gedacht und daher nicht im Zeitumfang von 90 Minuten einkalkuliert.

Aufgabe 7.1 Timing Berechnen Sie die maximale Ausbreitungsverzögerung der folgenden Schaltung. Nehmen Sie an, dass unabhängig von der Zahl der Eingänge die t pd für invertierende Gatter 4 ns beträgt, für nicht invertierende Gatter gilt t pd =5 ns. Die Leitungsverzögerung wird vernachlässigt. Können Sie eine Schaltung mit derselben Funktion, aber kleinerer Ausbreitungsverzögerung angeben? Es stehen beliebige Gatter und auch die Komplemente der Eingänge zur Verfügung.

A B

C D

E

F

Aufgabe 7.2 Glitches Aufgabe 7.2.1 Glitches I Gegeben ist die Funktion F = C D + BC D + ABC . a) Tragen Sie die Funktion in ein KV-Diagramm ein und markieren Sie die Stellen, an denen Glitches auftreten können. b) Zeichnen Sie das Zeitverlaufsdiagramm des Schaltnetzes an den folgenden Übergängen: • ABC D vollziehen die Transition 0100 → 1100 • ABC D vollziehen die Transition 1111 → 1011 Zeichnen Sie hierzu den Zeitverlauf der Ein- und Ausgangssignale auf. Gehen Sie davon aus, dass jedes Gatter eine Ausbreitungsverzögerung von 5 ns hat. Treten Glitches auf? c) Geben Sie nun eine funktional identische Funktion an, die keine Glitches enthält.

1

Aufgabe 7.2.2 Glitches II Gegeben ist die Funktion F = AD + BC D + ABC . a) Tragen Sie die Funktion in ein KV-Diagramm ein und markieren Sie die Stellen, an denen Glitches auftreten können. b) Zeichnen Sie das Zeitverlaufsdiagramm des Schaltnetzes an den folgenden Übergängen: • ABC D vollziehen die Transition 1110 → 1010 • ABC D vollziehen die Transition 0101 → 0111 Zeichnen Sie hierzu den Zeitverlauf der Ein- und Ausgangssignale auf. Gehen Sie davon aus, dass jedes Gatter eine Ausbreitungsverzögerung von 5 ns hat. Treten Glitches auf? c) Geben Sie nun eine funktional identische Funktion an, die keine Glitches enthält.

Aufgabe 7.3 KV-Diagramme mit Don’t Cares Mithilfe einer 7-Segment Anzeige lassen sich Ziffern von 0-9 sehr einfach darstellen. Dabei wird jedes der 7 Segmente getrennt angesteuert, wobei eine 1 am Eingang das entsprechende Segment einschaltet. Die darzustellende Ziffer wird durch den 4-Bit Dateneingang, bestehend aus den Signalen I0 - I3 , repräsentiert. Zahlen > 9 am Eingang können ignoriert werden (Don’t Care), da eine 7-Segment Anzeige nur Dezimalziffern darstellt.

Finden Sie mithilfe von KV-Diagrammen für die Segmente a, e und f jeweils eine minimale boole’sche Funktion, die in Abhängigkeit der Eingänge I0 - I3 angibt, ob das Segment eingeschaltet ist. Nutzen Sie dabei auch Don’t Cares aus, um die Funktion soweit wie möglich zu vereinfachen.

Aufgabe 7.4 XOR Implementierung a) Implementieren Sie ein XOR von 2 Eingängen A und B mithilfe von Transmission Gates. Ihnen stehen dabei die Eingänge sowohl in positiver als auch negierter Form zu Verfügung.

b) Implementieren Sie das XOR nun mithilfe von CMOS-Logik (kein Resistive-Load Pull-Up, keine Passtransistoren) mit so wenig Transistoren wie möglich. Ihnen stehen die Eingänge nur in positiver Form zur Verfügung, nicht in negierter Form.

c) Vergleichen Sie nun den Transistorverbrauch der Implementierungen aus den beiden vorherigen Teilaufgaben. Bedenken Sie bei der Implementierung mit Transmission Gates, dass jede Komplementbildung 2 weitere Transistoren für einen Inverter verbraucht.

2

Aufgabe 7.5 Flip-Flops - Zusatzaufgabe Entwerfen Sie ein T-Flip-Flop. Es wechselt den Zustand bei jeder steigenden Taktflanke, wenn am Eingang T eine 1 anliegt, ansonsten behält es seinen Wert. Verwenden Sie zu Realisierung ein D-Flip-Flop und primitive Gatter.

Aufgabe 7.6 Barrel Shifter - Zusatzaufgabe Ein wichtiges Bauteil vieler digitaler Systeme sind Shifter. Beim Shiften wird ein mehrere Bit breiter Wert um 1 oder mehr Stellen verschoben. Grundsätzlich gibt es verschiedene Arten von Shifts, wobei wir uns an dieser Stelle auf Links-Shifts beschränken. Beim logischen Links-Shift werden die Bits um die Shift-Weite nach links verschoben und das Datenwort anschließend mit 0en aufgefüllt. Beim umlaufenden Links-Shift werden die Bits, die am oberen Ende aus dem Wort rausgeschoben werden, unten im Datenwort wieder eingefügt. Die folgende Abbildung zeigt die Auswirkungen eines 2 weiten logischen (linkes Bild) und umlaufenden (rechtes Bild) Links-Shift auf ein 4-bit Datenwort.

Eine Möglichkeit einen Shifter zu implementieren ist der sogenannte Barrel Shifter. Der Barrel Shifter unterstützt Shifts mit verschiedenen Bitbreiten, wobei die Zeitdauer des Shifts unabhängig von der gewählten Shift-Weite ist. Implementieren Sie einen Barrel Shifter für 4-Bit Datenwörter, der die 4 Shiftweiten 0-3 unterstützt, mithilfe von Multiplexern und Logikgattern. Die Shiftweite ist durch den 2 Bit breiten Steuereingang S (S0 und S1 ) gegeben. Wenn der Eingang C = 1 ist, soll ein umlaufender Shift durchgeführt werden, sonst ein logischer Shift.

3...


Similar Free PDFs