FLIP- Flops - INFORME PDF

Preview

Summary

INFORME...

Description

Preinforme Flip - Flops Jaime Andrés Lasso Rosero, Marcil Fernando Mican Ortiz, Juan Sebastián Vicioso Gonzalez. Laboratorio de Electrónica Análoga y Digital, Programa de Ingeniería Eléctrica Grupo 1 Universidad Tecnológica de Pereira Mayo de 2020

Objetivos: Análisis y comprensión de funcionamiento del Flip-Flops como elemento básico de memoria y componente esencial en los circuitos lógicos secuenciales.

TRABAJO PREVIO 1. Analice el principio de funcionamiento del monoestable (one shot) basado en compuertas lógicas NAND u NOR.

aplicando un potencial negativo a la base de TR-2 que lo llevará al corte (salida Y a nivel alto) . En esta condición la tensión aplicada a la base de TR-1 es suficiente para mantenerlo en conducción, aunque haya desaparecido el impulso de disparo en T. Seguidamente se inicia la carga de C-1 a través de R-2 y TR-1 hasta que la tensión en el punto de unión de C-1 y R-2 (base de TR-2) sea suficiente para que TR-2 vuelva a conducir y TR-1 quede bloqueado. La duración del periodo cuasi estable viene definida por los valores de C-1 y R-2.

En la Figura se representa el esquema de un circuito multivibrador monoestable, realizado con componentes discretos, cuyo funcionamiento es el siguiente: Al aplicar la tensión de alimentación (Vcc), los dos transistores iniciarán la conducción, ya que sus bases reciben un potencial positivo a través de las resistencias R-2 y R-3, pero como los transistores no serán exactamente idénticos, por el propio proceso de fabricación y el grado de impurezas del material semiconductor, uno conducirá antes o más rápido que el otro. Supongamos que es TR-2 el que conduce primero. El voltaje en su colector estará próximo a 0 voltios (salida Y a nivel bajo), por lo que la tensión aplicada a la base de TR-1 a través del divisor formado por R-3, R-5, será insuficiente para que conduzca TR-1. En estas condiciones TR-1 permanecería bloqueado indefinidamente. Pero si ahora aplicamos un impulso de disparo de nivel alto por la entrada T, el transistor TR1 conducirá y su tensión de colector se hará próxima a 0 V, con lo que C-1, que estaba cargado a través de R-1 y la unión base-emisor de TR-2, se descargará a través de TR-1 y R-2

Igualmente se implementó el circuito del mono estable utilizando compuertas and.

2. Diseñe y simule un circuito de un temporizador para algunos milisegundos (300 a 500milisegundos). Diseñe y simule un circuito de un temporizador para valores grandes (50 segundos o minuto y medio). Se diseña el circuito implementado el proteus.

Observar la realimentación característica de una puerta NAND a la entrada de la otra. En la tabla de la verdad se define la operación del flip-flop. Primero encontramos el estado "prohibido" en donde ambas salidas están a 1, o nivel ALTO.

3. Defina para el Flip-Flop R-S, la estructura de lógica interna y Tabla de funcionamiento. Este es el Flip - Flop básico, su símbolo es el siguiente:

El flip-flop tiene dos entradas R (reset) y S (set), se encuentran a la izquierda del símbolo. Este flip-flop tiene activas las entradas en el nivel BAJO, lo cual se indica por los circulitos de las entradas R y S. Los flip-flop tienen dos salidas complementarias, que se denominan Q y 1, la salida Q es la salida normal y 1 = 0.

El flip-flop RS se puede construir a partir de puertas lógicas. A continuación, mostraremos un flip-flop construido a partir de dos puertas NAND, y al lado veremos su tabla de verdad correspondiente.

Luego encontramos la condición "set" del flipflop. Aquí un nivel BAJO, o cero lógicos, activa la entrada de set(S). Esta pone la salida normal Q al nivel alto, o 1. Seguidamente encontramos la condición "reset". El nivel BAJO, o 0, activa la entrada de reset, borrando (o poniendo en reset) la salida normal Q. La cuarta línea muestra la condición de "inhabilitación" o "mantenimiento", del flipflop RS. Las salidas permanecen como estaban antes de que existiese esta condición, es decir, no hay cambio en las salidas de sus estados anteriores. Indicar la salida de set, significa poner la salida Q a 1, de igual forma, la condición reset pone la salida Q a 0. La salida complementaria nos muestra lo opuesto. Estos flip-flop se pueden conseguir a través de circuitos integrados.

4.

En qué consiste un circuito eliminador de rebotes. ¿Por qué es importante? ¿Dónde es aplicable?

Cuando se implementa un conmutador con el propósito de alimentar un circuito, ya sea con un nivel bajo “0 V.” o un nivel alto “5 V. Es muy difícil lograr que esta señal de entrada sea perfecta.

5.

Esto debido a que el conmutador es un elemento mecánico, que a la hora de cerrar produce rebotes. Estos rebotes serían similares a los de una pelota que se deja caer y al final se detiene. En un conmutador este fenómeno no es evidente, pero si ocurre.

Explique la operación de un Flip-Flop JK tipo Maestro- Esclavo. Construya la tabla de verdad.

Flip-Flop Maestro-Esclavo El flip-flop tipo JK maestro-esclavo se compone de dos partes: el maestro y el esclavo. El maestro depende de una entrada de habilitación. El esclavo está sincronizado con el impulso invertido del reloj y se controla mediante las salidas del maestro. La tabla de verdad es la misma que la de los flip-flop tipo JK disparados por flanco, excepto en la manera en que se sincroniza con la señal de reloj. Los datos se introducen en el flip-flop con el flanco anterior del impulso de reloj, pero la salida no refleja el estado de la entrada hasta que llega el flanco posterior. Diagrama Lógico De Un Flip-Flop JK Maestro - Esclavo

Diagrama de circuito eliminador de rebote. Esta situación podría ser no deseable para el circuito que recibe la señal. Con el siguiente circuito se elimina el problema. La señal se aplica a la entrada A y la salida se obtiene en la salida Q. Si se aplica la señal a “B”, la salida estará en Q.

6. Diseñe y simule un circuito eliminador de rebotes utilizando el Flip-Flop JK.

7.

Diseñe y simule el circuito para convertir un Flip-Flop JK en un FlipFlop tipo D. Verifique su tabla de verdad.

Verificando así la tabla de verdad de este.

8.

Diseñe y simule un contador de rizado módulo 8.

BIBLIOGRAFIA • • •

• •

https://es.slideshare.net/edgar19121/lg ica-secuencial-ffcontadreg https://unicrom.com/biestable-rs-connand-eliminador-rebotes/ https://www.google.com/search?q=TA BLA+DE+VERDAD+DEL+JK&rlz= 1C1CHBF_esCO887CO892&sxsrf=A LeKk00foSd3zmxWzdmfPAjyokdPeI Q9Lw:1589153567449&source=lnms &tbm=isch&sa=X&ved=2ahUKEwjK _IWvuqrpAhWsmuAKHQ9_DHUQ_ AUoAXoECAwQAw&biw=1366&bi h=657#imgrc=KiLtepBqIN927M http://www.ladelec.com/teoria/electro nica-digital/364-flip-flop-flip-flop-rs http://www.ladelec.com/teoria/electro nica-digital/364-flip-flop-flip-flop-rs...