Practica 6 Digital PDF

Preview

Summary

Esta práctica de laboratorio busca entender el
funcionamiento de los multivibradores astables y
monoestables, así como conocer y usar los módulos
contadores 74LS90 y 74LS93. También busca aprender el Uso
y la importancia de circuitos anti-rebote y hallar algunas
aplicac...

Description

Scientia et Technica Año XVIII, 03, Junio de 2020. Universidad Tecnológica de Pereira. ISSN 0122-1701

1

Circuitos de tiempo y contadores Timing circuits and counters Maria Camila Mosquera Wagner, Valentina Rodríguez Aristizábal, Santiago Villada Echeverry Universidad Tecnológica de Pereira, Pereira, Colombia Correo-e: [email protected], [email protected], [email protected]

Resumen— Esta práctica de laboratorio busca entender el funcionamiento de los multivibradores astables y monoestables, así como conocer y usar los módulos contadores 74LS90 y 74LS93. También busca aprender el Uso y la importancia de circuitos anti-rebote y hallar algunas aplicaciones de los contadores. Palabras clave— Circuito integrado, módulos contadores, multivibradores astables y monoestables. Abstract— This laboratory practice seeks to understand the operation of astable and monostable multivibrators, as well as to know and use the 74LS90 and 74LS93 counter modules. It also seeks to learn the use and importance of anti-rebound circuits and to find some applications of the counters.

su estado original. Por tanto, tiene un estado estable. Su implementación permitió observar un tiempo determinado, luego la entrada del reloj contador fue conectada a 8KHz, junto con el circuito PMW, y se fijó el valor de referencia de la mitad del módulo. Luego se buscó medir la relación entre la frecuencia de entrada y la frecuencia dividida de salida, esto fue hecho para diferentes mediciones. Los circuitos de reloj o multivibradores astables son dispositivos que no tienen estados estables. Siempre están cambiando u oscilando de un estado a otro, sin requerir de algún pulso de disparo. Para utilizar el integrado 555 como un multivibrador astable, se sigue el siguiente diagrama:

Key Word —Integrated circuit, counter modules, astable and monostable multivibrators I.

INTRODUCCIÓN

Los circuitos de reloj o multivibradores astables son dispositivos que no tienen estados estables. Siempre están cambiando u oscilando de un estado a otro, sin requerir de algún pulso de disparo. En la presente práctica se utilizó diversos circuitos, entre ellos el circuito integrado 555, el cual durante esta práctica es manipulado para genera 1Hz,10Hz, y 50Hz. Y su posterior implementación con el circuito contador para generar los números en estas frecuencias, vistos desde los Displays BCD de 7 segmentos usados para decenas y unidades. El uso de circuitos multivibradores monoestables que realiza una función secuencial consistente en que al recibir una excitación exterior, cambia de estado y se mantiene en él durante un periodo determinado por una constante de tiempo. Transcurrido dicho período, la salida del monoestable vuelve a

Fecha de Recepción: 3 de junio 2020 Fecha de Aceptación:

Figura 1.1.1: Integrado 555 como multivibrador astable Su ecuación característica es:

2  Scientia et Technica Año XVIII, 03, Junio f=

de 2020. Universidad Tecnológica de Pereira.

1,44 (R 1+2R 2)C 1

Figura 1.2: Circuito no disparable monoestable

Con base en la ecuación para la frecuencia, se necesitan los siguientes valores:

Frecuencia requerida

Si C 1 (μF)

y R1 (kΩ)

Entonces R2 (kΩ)

1 Hz

100

1

6.7

10 Hz

10

1

6.7

50 Hz

10

1

1

Tabla 1.1.2: Datos para un generador de señal de reloj El multivibrador monoestable es un dispositivo que solo cuenta con un estado estable (reposo). Una vez es disparado (trigger), permanece en el estado contrario por un instante de tiempo (tw) para regresar de nuevo a estado estable. Este tiempo puede ser ajustado o “programado” mediante componentes externos, generalmente, resistencias y condensadores. El circuito integrado CD4538BC es un multivibrador dual, (puede configurarse su estado estable a 1 o 0) de alta precision monostable con disparador independiente y controles de reposición (modificadores de tiempo de reposición). Puede ser configurado para ser redisparable o no. Tiene dos entradas adicionales para controlar si el flanco de disparo debe ser ascendente o descendente. Sus entradas de reposición están activas en bajo.

Están ambas implementaciones, por disparo de flanco ascendente (rising edge trigger) o por disparo de flanco descendente (falling edge trigger). La ecuación para el tiempo de reposición (otorgada en el datasheet) es: tw = RX C X Para lograr un tiempo de reposición de 100ms , se parte de usar una capacitancia de C = 10μF . El resultado de la resistencia en la ecuación es de R = 10kΩ . Por comodidad de la conexión y la visualización de la señal, se utilizará la configuración de su modo de disparo por flanco de bajada y no redisparable. El fenómeno de los rebotes consiste en una de las principales limitaciones que tiene utilizar switches o disparadores mecánicos: al ser construido con resortes y elementos que oscilan, a veces se generan falsas pulsaciones. Se puede utilizar un vibrador monoestable que, durante el tiempo de duración de tales pulsaciones, ignore los disparos adicionales que el switch pueda generar. Estas pulsaciones pueden tardar de 100 a 200 milisegundos.

El diagrama que permite su implementación no redisparable se encuentra en el datasheet del fabricante CMOS:

Figura 1.3.1 Circuito de rebote Se necesita regular tales rebotes, entonces, por un multivibrador monoestable. Este vibrador dejará el pulso en cero la primera vez que se presione el interruptor y dejará constante la señal (en alto) cuando se suelte.

3 Scientia  et Technica Año XVIII, 03, Junio

de 2020. Universidad Tecnológica de Pereira.

Figura 1.3.2 Circuito eliminador de rebotes monoestable Su implementación análoga a Latch y Flip-Flop’s consiste en aprovechar el modo de alternancia del Latch JK, donde en switch es directamente conectado a las entradas de reloj y de ahí aprovechar su eliminación de rebote. El 74LS90 es un contador ascendente de 4 bits de módulo 10 (decadal) hace reset cuando alcanza el número 9 en binario. Puede ser adaptado para ser de módulo 2, a partir de sus entradas de modulación Master Reset. También puede ser configurado a su máximo conteo con la activación de los pines de Master Set. Posee una entrada de reloj para controlar la adición de Bits y el ritmo de aumento en el número. Es disparado por flancos de bajada. Posee dos entradas de modulación, con las cuales se puede configurar para que sea de módulo inferior a 10. Tales entradas de modulación, controlan la entrada de “reset” o restablecimiento del contador, entonces, para cuando se detecta una determinada situación (por un decodificador parcial) se reinicia el contador. A continuación, se muestra su configuración de pines y diagrama funcional:

Figura 1.4.1: Diagrama de pines y diagrama funcional del 74LS90 Su tabla de verdad correspondiente es:

Tabla 1.4.2: Tabla de verdad del 74LS90 Los bits de salida (En orden de más a menos significativo) serán: Q3 Q 2 Q 1 Q 0 Como se puede apreciar en su tabla de verdad o secuencia, cada vez que se llegue al máximo conteo (9), se devolverá a su estado inicial, 0. Estas entradas de Master Reset son utilizadas si se debe garantizar siempre un estado inicial, o si se desea

____________________________

4  Scientia et Technica Año XVIII, 03, Junio

de 2020. Universidad Tecnológica de Pereira.

alterar la secuencia para que vaya desde 0 hasta cualquier número deseado. Su conexión como módulo 10 corresponde a:

El 74LS93 es un contador ascendente de 4 bits de módulo 16 (puede ser configurado para ser módulo 8, a partir de sus pines de Master Reset) que hace reset cuando alcanza el número 16 en binario. Posee una entrada de reloj para controlar la adición de Bits al ritmo de la frecuencia. Es disparado por flancos de bajada, del mismo modo que el 74LS90. A continuación, se muestra su configuración de pines y diagrama funcional:

Figura 1.4.3: Conexión módulo 10 del integrado 74LS90 Ya que es asíncrono, la salida Q0 controla la entrada de reloj de la siguiente cuenta CLK B . Tal como se haría en conteo decimal, el conteo del bit más significativo se hará cuando se complete el ciclo del menos significativo. Por ejemplo: ●

Cuando se llegue a 9, en el BCD 1 se reinicia el conteo, pues se alcanzó el máximo conteo decadal para ese 7 segmentos. Entonces, otro contador, debe llevar registro de que se acabó de completar un conteo de 0 a 9.

De esto se deduce, entonces, que cada vez que el primer contador llegue a 9 Q3 = 1 y Q0 = 1 , se debe activar el “reloj” conteo del contador más significativo. Su esquema es el siguiente:

Figura 1.6.1 Configuración de pines y diagrama funcional del 74LS93 Su tabla de verdad correspondiente es:

Figura 1.5: Contador de 0 a 99 con display 7 segmentos Es suficiente con conectar la entrada de reloj al bit más significativo, así, cuando empiece un nuevo conteo, se dará el flanco de bajada de 9 a 0 y se inyectará un conteo al de decenas satisfactoriamente.

Tabla 1.6.2 Tabla de verdad 74LS93

5 Scientia  et Technica Año XVIII, 03, Junio

de 2020. Universidad Tecnológica de Pereira.

Los bits de salida (En orden de más a menos significativo) serán: Q3 Q 2 Q 1 Q 0 Su conexión como módulo 16 corresponde a:

La ecuación que permitirá controlar el ancho de banda para el valor promedio de voltaje será: V P rom =

1 T

T

∫ V (t)dt

0

Siendo T el período de trabajo (tiempo de funcionamiento dependiente de la frecuencia de la señal rampa). En la función esperada, la integral queda: V P rom =

1 T

V P rom =

ΔW

∫ A dt

0 AΔW T

ΔW es conocido como el ciclo de trabajo. Se puede medir en porcentaje de periodo, mediante la siguiente ecuación: FIgura 1.6.3 Configuración como módulo 16 del 74LS93 V P rom = A ΔW (%) De misma manera que el 74LS90, el 74LS93 es asíncrono, la salida Q0 controla la entrada de reloj de la siguiente cuenta CLK B .

Digitalmente, se puede conseguir el mismo efecto mediante el uso de contadores y comparadores:

La Regulación por ancho de pulso o Pulse Width Modulation, es un proceso para regular el tiempo durante el cual un pulso adquiere cierto valor de voltaje. Es un proceso muy utilizado en el transporte de unidades por medios mecánicos, pues la velocidad de un motor, por ejemplo, depende en el valor promedio de voltaje que adquiere durante cada ciclo de alimentación por parte de la fuente. Análogamente, este proceso de regulación se logra a partir de la comparación entre una señal de rampa o escalar y un valor de referencia o corte. Este valor de referencia va a controlar el valor promedio de voltaje y, por tanto, la duración del pulso. Figura 1.7.2: Esquema regulación de ancho de pulso utilizando comparadores Dependiendo de si se toma la señal de A < B o B < A se obtiene un pulso modulado o un pulso modulado inverso. El montaje de un generador PWM digital de 4 bits corresponde a:

Figura 1.7.1: Esquema regulación por ancho de pulso

____________________________

6  Scientia et Technica Año XVIII, 03, Junio

de 2020. Universidad Tecnológica de Pereira.

Figura 1.7.3: Generador PWM digital de 4 bits II.

PROCEDIMIENTO

Se comenzó realizando la simulación del multivibrador astable ajustado con una frecuencia de 1 Hz (para el cual sus parámetros de resistencias y condensador se pueden encontrar en la Tabla 1.1.2), el montaje de este se puede observar en la siguiente figura: Figura 2.1.3: Tren de pulsos del multivibrador astable (1 Hz,pin 3 ‘Output’)

Figura 2.1.1: Montaje circuito multivibrador astable (1 Hz) Seguidamente se verificó el correcto funcionamiento del circuito a través del uso del osciloscopio (conectándolo a los pines ‘Threshold’ y ‘Output’) para el cual se obtuvieron las siguientes señales:

Como se puede observar en la Figura 2.1.2 la carga del condensador se muestra como una señal triangular en donde, si se compara con la Figura 2.1.3 se puede observar que para su fase de subida (carga del condensador) la salida del multivibrador astable se encontrara en un estado lógico ‘ALTO’ y para su fase de bajada (descarga del condensador) la salida será de un estado lógico ‘BAJO’, teniendo en cuenta que la la división temporal es de 75 ms/div y que un ciclo completo toma alrededor de 13 divisiones, al multiplicar estos dos factores se obtiene que un periodo completo toma 975 ms y sabiendo que la frecuencia es el inverso del periodo se tiene que la frecuencia de esta señal es de 1.0256 Hz lo cual muestra el correcto diseño y funcionamiento del circuito, el fallo presentado es a causa de que el número de divisiones del periodo es una aproximación. A continuación se realizó la simulación del módulo 100 (junto a sus respectivos decodificadores BCD a 7 segmentos) y consecutivamente se conectó la entrada de este a la salida del circuito multivibrador astable, el circuito completo puede observarse en la siguiente figura:

Figura 2.1.2:Carga y descarga del condensador C1 del multivibrador astable (1 Hz, pin ‘Threshold’)

7 Scientia  et Technica Año XVIII, 03, Junio

de 2020. Universidad Tecnológica de Pereira.

Figura 2.2.1: Circuito multivibrador astable unido a contador módulo 100 En orden de verificar el funcionamiento del contador, se cambio el ajuste de frecuencia del multivibrador astable para lograr una frecuencia de 10 Hz, a continuación se conectó la salida del oscilador y la salida MSB del contador encargado de las unidades a dos canales diferentes osciloscopio, esto con el fin de observar la frecuencia de cada una de estas señales, las cuales pueden ser observadas a continuación:

Figura 2.2.2: Señal de salida del oscilador (10 Hz)

Figura 2.2.3: Señal de salida MSB del contador encargado de las unidades (10 Hz) Inicialmente, analizando visualmente la secuencia de conteo se puede observar que el display muestra el patrón esperado, el cual era el inicio de la secuencia en cero y el aumento a una velocidad constante hasta 99, en este punto el conteo se reinicia y vuelve a empezar desde cero. Observando las señales obtenidas en la Figura 2.2.2 y en la Figura 2.2.3 se pueden conseguir los periodos de estas señales y por extensión su frecuencia, teniendo en cuenta que el tiempo por división para ambas señales es de 0,12 s/div, para la Figura 2.2.2 se tomó que un periodo completo toma alrededor de 0.8346 divisiones (este valor se calculó haciendo uso de mediciones por pixeles, ya que si no se hubiese hecho esto se presenta un error del 20% ) por lo tanto tendríamos un valor de periodo de 0,100152 s y tomando su inversa se obtiene que su frecuencia es igual a 9,9848 Hz. Realizando el mismo proceso para la Figura 2.2.3 se tiene que un periodo completo toma alrededor de 8,328 divisiones en completarse por lo cual se tendría un valor de periodo de 0,9994 s y una frecuencia de 1,0006 Hz Por último, se conectó la salida MSB del contador encargado de las decenas a un canal del osciloscopio, obteniendo así la señal mostrada a continuación:

____________________________

8  Scientia et Technica Año XVIII, 03, Junio

de 2020. Universidad Tecnológica de Pereira.

Figura 2.2.4: Señal de salida MSB del contador encargado de las decenas (10 Hz)

Figura 2.3.2: Señal de salida MSB del contador encargado de las unidades (50 Hz)

Analizando la Figura 2.2.4 se puede observar que al igual que las gráficas anteriores, esta también se encuentra a un tiempo de división de 0,5 s/div, para este caso el número de divisiones totales para un periodo completo (Debido a limitaciones con el simulador no se es posible mostrar una imagen del periodo completo) es de 20,08 divisiones por lo tanto, un periodo completo dura 10,04 segundos lo que representa una frecuencia de 0,0996 Hz Seguidamente, se ajustó el multivibrador astable para que trabaje a una frecuencia de 50 Hz y posteriormente se hizo el mismo proceso que fue realizado para el punto anterior, obteniendo:

Figura 2.3.3: Señal de salida MSB del contador encargado de las decenas (50 Hz) Analizando la Figura 2.3.1 se puede observar un tiempo de división de 50 ms/div con una cantidad aproximada de 0.4031 divisiones por periodo, lo cual indica un periodo total de 20.155 ms y por lo tanto, una frecuencia de 49,61 Hz siendo esta la frecuencia esperada.

Figura 2.3.1: Señal de salida del oscilador (50 Hz)

La Figura 2.3.2 también presenta un tiempo de división de 50 ms/div con una cantidad aproximada de 4,22 divisiones por periodo, lo cual representa un tiempo de 211 ms por periodo y una frecuencia de 4,74 Hz. La Figura 2.3.3 presenta un tiempo de división de 0,33 s/div con una cantidad aproximada de 6,202 divisiones por periodo, lo cual representa a un tiempo de 2,046 s por periodo y una frecuencia de 0,49 Hz.

9 Scientia  et Technica Año XVIII, 03, Junio

de 2020. Universidad Tecnológica de Pereira.

Con estos datos más los conseguidos en el punto anterior se construyó una tabla donde se muestran las frecuencias de las diferentes señales de salida junto con la relación entre estas, esta tabla se muestra a continuación:

Primer caso

Segundo Caso

Frecuencia ideal

10 Hz

50 Hz

Frecuencia oscilador

9,9848 Hz

49,61 Hz

Frecuencia unidades

1,0006 Hz

4,74 Hz

Frecuencia decenas

0,0996 Hz

0,49 Hz

Relación ideal/oscilador

1,001

1,008

Relación ideal/unidades

9,994

10,55

Relación ideal/decenas

100,401

102,04

Tabla 2.3.1:Comparación de frecuencias Analizando la Tabla 2.3.1 se puede observar que la relación ideal/oscilador es cercana a uno, esto tiene sentido ya que la frecuencia ideal es simplemente la frecuencia a la cual está ajustada al oscilador.Seguidamente, analizando ambas relaciones ideal/unidades e ideal/decenas es posible notar la relación entre estas mismas, siendo esta alrededor de 10 lo cual concuerda con el funcionamiento del contador para el cual cada 10 salidas por parte del MSB de unidades ( números del 0 al 9) es necesario que el contador MSB de decenas aumente su cantidad en uno.

Al presionar el pulsador se observa que el display aumenta su cantidad de uno en uno hasta llegar al número 9, cuando el pulsador es presionado nuevamente en este estado, simplemente se reiniciará el contador de las unidades a 0 y crecerá el valor encontrado en el contador de decenas.Debido a que este procedimiento se realizó en forma de simulación, fue imposible realizar las múltiples pruebas solicitadas para la observación del fenómeno de rebotes. A continuación, se montó el circuito del multivibrador monoestable, al cual se le conectó un pulsador con resistencia pull-up a su pin de ‘Trigger’ y su salida fue conectada al contador módulo 100 como se observa en la siguiente figura:

Figura 2.4.2: Circuito contador módulo 100 con multivibrador monoestable Se puede observar que al presionar el pulsador, al igual que en el caso anterior, el contador se veía aumentado de 1 en 1, pero en este caso existía una cierta cantidad de retraso antes de que los dígitos cambiaran. Seguidamente, se conectaron la entrada y la salida del multivibrador monoestable a diferentes entradas del osciloscopio obteniendo así las siguientes señales:

A continuación, se reemplazó el circuito oscilador con 555 por un pulsador normalmente abierto con resistencia de pull-up como se muestra en ...