Spickzettel Modul 31231 PDF

Preview

Summary

Download Spickzettel Modul 31231 PDF

Description

1 0 2 1 4 2 8 3 16 4 32 5 64 6 128 7 256 8 512 9 1.024 10 2.048 11 4.096 12 8.192 13 16.384 14 32.768 15 65.536 16 131.072 17 262.144 18 524.288 19 1.048.576 20 2.097.152 4.194.304 8.388.608 16.777.216 33.554.432 67.108.864 134.217.728 268.435.456 536.870.912 1.073.741.824

Kilo 210 Mega 220 Giga 230 8Bit=1Byte 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30

0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 10000 10001 10010 10011 10100 10101 10110 10111 11000 11001 11010 11011 11100 11101 11110

1 2 3 4 5 6 7 8 9 A B C D E F 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E

IEEE754

Cache

single pr. 32Bit (1VZ 8EXP 23M) 127Bi double pr. 64Bit (1VZ 11EXP 52M) 1023Bi 1. Vork.zahl Div. Rest 1 -> 1, von unten 2. Nachk.zahl Mult. Erg > 1 -> 1, von oben 3. Normieren bis 1,xxx mit 2y y->Pos. Komma links 4. Exp (y) + Bias = neuer Exp Div von unten 5. Vorz. Pos=0, Neg.=1

#𝑆ä𝑡𝑧𝑒 = 𝐴𝑠𝑠𝑜𝑧𝑖𝑎𝑡𝑖𝑣𝑖𝑡ä𝑡 #𝐵𝑖𝑡𝑠𝐼𝑛𝑑𝑒𝑥 = log 2 #𝑆ä𝑡𝑧𝑒 #𝐵𝑖𝑡𝑠𝑊𝑜𝑟𝑡𝑎𝑑𝑟𝑒𝑠𝑠𝑒 = log2 𝐵𝑙𝑜𝑐𝑘𝑔𝑟öß𝑒(𝐵𝑦𝑡𝑒) #𝐵𝑖𝑡𝑠𝑇𝑎𝑔 = #𝐵𝑖𝑡𝑠𝐴𝑑𝑟𝑒𝑠𝑠𝑙ä𝑛𝑔𝑒 − #𝐵𝑖𝑡𝑠𝐼𝑛𝑑𝑒𝑥 − #𝐵𝑖𝑡𝑠𝑊𝑜𝑟𝑡𝑎𝑑𝑟. X – Tag – Index – Wortadresse – 0

#𝐵𝑙ö𝑐𝑘𝑒

𝐹𝑒ℎ𝑙𝑧𝑢𝑔𝑟𝑖𝑓𝑓𝑒

Pipelining IF: Befehl aus Befehlsspeicher holen ID: Befehl interpretieren und Register laden EXE: Rechenoperation ausführen MEM: Auf Datenspeicher zugreifen WB: Ergebnisregister beschreiben ohne P: jeder B x Takte.Bei n B.: n•x Takte mit P: x Takte für 1. B. jeder weitere +1. X+(n-1) 𝑥•𝑛 Speedup: 𝑥+(𝑛+𝐿𝑒𝑒 𝑟) −1

LOAD Hit, Daten laden, Zeiger auf anderen E.

Speicherverwaltung Länge Adresse: 16GB=24•230=234=34Bit Länge Eintrag Seit.tab.: 21 22 23 24 25 26 27 28 29 30

𝑮𝒓öß𝒆 𝑺𝒑𝒆𝒊𝒄𝒉𝒆𝒓 / 𝑮𝒓öß𝒆 𝑺𝒆𝒊𝒕𝒆𝒏𝒓𝒂𝒉𝒎 𝒆𝒏

𝑙𝑜𝑔.𝐴. Log. A -> Phy. A. = 𝑆𝑒𝑖𝑡𝑒𝑛𝑔𝑟 .(𝐵𝑦𝑡𝑒) =

𝑆𝑒𝑖𝑡𝑒𝑛𝑛𝑟. 𝑅𝑒𝑠𝑡 𝑂𝑓𝑓𝑠𝑒𝑡 Seitennr. -> Seitenrahmennr., Seitenrahmennr. • Seitengröße + Offset 𝑝ℎ𝑦.𝐴 . = Phy. A -> Log. A. = 𝑆𝑒𝑖𝑡𝑒𝑛𝑔𝑟 .(𝐵𝑦𝑡𝑒)

𝑆𝑒𝑖𝑡𝑒𝑛𝑟𝑎ℎ𝑚𝑒𝑛𝑛𝑟. 𝑅𝑒𝑠𝑡 𝑂𝑓𝑓𝑠𝑒𝑡 Seitenrahmennr -> Seitennr., Seitennr. • Seitengröße + Offset First-Fit: erstes Segment mit genügend Platz Best-Fit: Segment mit geringstem verbleibenden Speicher Worst-Fit: Segment mit größtem verbleibenden Speicher Next-Fit: wie First-Fit nur ab letztem Zugriffspunkt

Miss, Adr. Im HSP suchen, Daten in Reg. Und Cache schreiben (älterer), Zeiger auf anderen E., bei Dirty-Bit 1 Cache in HSP

Tag

vorhanden

STORE Hit, Daten ü.schr., Dirty-Bit = 1, Zeiger auf anderen E. Miss, Daten aus Reg. In HSP, Cache unverändert

Nicht vorhanden

Codierungsverfahren Tabelle: Daten, Codierung, Schreibstrom, Magnetisierung, Bit-Zellen

First-fit

Gering, da das erste hinreichend große freie Stück verwendet wird. Somit muss nur im Worst-Case der komplette Speicher durchlaufen werden. Hoch, da große Stücke benutzt werden, auch wenn es kleinere passende oder genau passende gibt.

𝑇𝑟𝑒𝑓𝑓𝑒𝑟

𝑀𝑖𝑠𝑠𝑟𝑎𝑡𝑒 = = 1 − 𝐺𝑒𝑠𝑎𝑚𝑡𝑧𝑢𝑔𝑟𝑖𝑓𝑓𝑒 𝐺𝑒𝑠𝑎𝑚𝑡𝑧𝑢𝑔𝑟𝑖𝑓𝑓𝑒 ∅𝑍𝑢𝑔𝑟𝑖𝑓𝑓𝑠𝑧𝑒𝑖𝑡 = 𝑀𝑖𝑠𝑠𝑟𝑎𝑡𝑒 • 𝑀𝑖𝑠𝑠𝑡𝑖𝑚𝑒 + 𝐻𝑖𝑡𝑟𝑎𝑡𝑒 • 𝐻𝑖𝑡𝑡𝑖𝑚𝑒 Cachezugriffe (feste Größe): 1. Bits für Tag und Index bestimmen 2. Bitfolge des Index in Dez.zahl umwandeln und Index heraussuchen 3. Tag vergleichen. Übereinstimmung = Hit, Bei Miss Tag eintragen Cachezugriff (2-Way-Set-Assoc. mit Write-Back)

Best-fit

Suchaufwand

Fragmentierung

Hoch, wenn der Speicher nach Adresse und nicht nach Größe der freien Stücke sortiert ist (wie im Bsp.). Der Grund dafür ist, dass erst alle freien Stücke durchlaufen werden müssen. Gering, da die Chance größer ist genau oder annähernd passende Stücke zu finden. Jedoch ist die Gefahr groß extrem kleine freie Stücke zu erzeugen.

Routing Dijkstra: von Startknoten kürzesten Pfad zu allen anderen anderen Knoten (keine negativen Kantengewichte) 1. Jeder Knoten erhält Eigensch. Distanz u. Vorgänger. Distanz von Startknoten = 0, alle anderen sind unendlich und Vorgänger leer 2. Knoten mit minimaler Distanz auswählen. Von allen unbesuchten Knoten Summe des jew. Kantengewichts und Distanz berechnen. Ist Wert kleiner als gespeicherter Wert Wert aktuelisieren Bellman-Ford: von Startknoten kürzesten Pfad zu allen anderen anderen Knoten (negative Kantengewichte sind i.O. jedoch kein negativer Zyklus). Sinnvoll ist gerichteter Graph mit gewichteten Kanten 1. Alle Knoten mit Distanzwert unendlich initialisieren (Außer Startkntoen, erhält 0) 2. N-1 Iterationen werden durchgeführt. Bei jeder Iteration alle Knoten durchlaufen. Für jeden Knoten die direkt erreichbaren Knoten erfassen und Distanz zu Distanz des gerade besuchten Knotens addiert. Haben erreichbaren Knoten bereits Distanz, wird diese ersetzt wenn neue Distanz kleiner Endliche Automaten 𝑀 = {𝑍, Σ, 𝛿, 𝑧0 , E} Z=endliche Menge von Zuständen (z0,z1,…) Σ = nichtleeres, endliches Alphabet 𝛿 = Übergangsfunktion Zx Σ  Z z0 = Startzustand E = Endzustände alle akzeptierten Wörter = Sprache = L 𝐿(𝑀) = {𝑤 ∈ {𝑎𝑏, 𝑐𝑑}} Reguläre Ausdrücke Verkettung: Sequenz von Buchstaben z.B. abc Alternative (+ oder |) Oder Situation z.B. (x + y) = Wörter {x,y} Kleen’sche Hülle (*): beliebig häufige Wiederholung z.B. (xy)* = Wörter {ε, xy, xyxy, xyxyxy, …) Positive Kleen’sche Hülle (+): ohne leeres Wort Scheduling Ziel: Ressourcen gut auslasten (Effizienz), Gesamtdurchlauf reduzieren (Durchsatz), Antwortzeiten minimieren, Fairness erh. Offline-S.: vollst. Infos über alle Prozesse liegen vor Online-S.: nur aktuelle Prozesse bekannt First-Come-First-Serve: P. der zuerst ankommt, wird zuerst ausgeführt. Laufende P. nicht unterbrochen Last-Come-First-Serve: P der zuletzt kommt, wird zuerst ausgeführt. Laufende P. nicht unterbrochen Shortest Job Next: P. mit der kürzesten Ausf.zeit wird zuerst ausgeführt. Laufende P nicht verdrängt Round Robin: Zeitscheibe

P NP Mengen 𝒙 ∈ 𝑴 Element -> x ist in Menge M enthalten 𝑴\𝑵 Differenzmenge -> Elemente die in M enthalten sind aber nicht in N 𝑴𝒙𝑵 Produktmenge -> alle Kombinationen der Elemente aus M und N 𝑴 ∪ 𝑵 Vereinigungsmenge -> alle Elemente aus M und N 𝑴 ∩ 𝑵 Schnittmenge -> alle Elemente die sowohl in M als auch in N vorkommen

Anwendungsschicht asynchrone ÜbertrAudio

besteht aus den Anwendungen mit denen man das Netz nutzen kann zeichenweise, Steuerbits notwenig AC'97, direkt auf Hauptplatine bzw. HD-Audio -> Sterero-Signale mit 192 kHz und 32 Bits in bis zu acht getr. Zeitkanälen Zusammenstellung von Computerprogrammen, die die Systemressourcen eines Computers wie Arbeitsspeicher, Festplatten, Ein- und Ausgabegeräte verwaltet und diese Anwendungsprogrammen zur Verfügung stellt. Z.B. Windows 7, Linux, iOS Betriebssystem Funktionen: Hardware-Selbsttest, Bereitstellen Konfigurationsmenü, Konfiguration der Hardwarekomponenten BIOS Nachfolger: Extended Firmware Interface Bitübertragungsschicht definiert physikalische Eigenschaften der Übertragungswege Break-Code Loslassen einer Taste der Tastatur (Make-Code+128) Cache Überbrückung der Geschwindigkeitslücke zwischen Prozessor und Hauptspeicher CD Codierung der Informationen durch Erhöhungen (Lands) und Vertiefungen (Pits) CD-R Keine Pits sondern Zerstörung der Farbschicht statt Farbschicht wird Legierung verwendet welche durch Erhitzung Aggregatzustand ändert CD-RW Chipsatz bestehend mind. Aus North- und Southbridge Codierungsverfahren FM,MFM,RLL(2,7), Mitcodierung des Taktes Darstellungsschicht standardisiert das Format der Daten auf dem Netz DDR2-RAMs vier vorausschauend geladene Speicherwörter DDR3-RAMs acht vorausschauend geladene Speicherwörter DDR–RAMs laden vorausschauend gleich zwei nebeneinander liegende Speicherwörter aus einem internen Pufferregister DIMM Dual Inline Memory Module, Speichermodul mit beidseitigen Steckkontakten (120 pro Seite) Drucker, Laser Drucker, tintenstrahl DVD EFM-Codierung FireWire (IEEE 1394) FM-Codierung Grafikkarte IDE-Schnittstelle Interrupt-Controller isosynchrone Ü. JEDEC-Spezifikation Kommunikationssteuerschicht LCD-Bildschirm LPC-Schnittst. Mainboard Make-Code MFM-Codierung Netzwerkschnittst. Northbridge PCI-Bus PCIe-Schnittst.

Pipeline

Pipelinekonflikte Prozessor RLL(2,7) SATA SDRAM Session Sicherungsschicht SMBus Southbridge Stromversorgung synchrone Übertr. Transportschicht USB Vermittlungsschicht

Aufladen einer rotierenden Trommel mit Spannung, geladene Stellen ziehen Tonerpulver an, Übertragung auf Papier und Fixierung durch Erhitzung Piezo-Verfahren: Aufbau des Düsendrucks durch Anlegen einer Spannung an einem Kristall Bubble-Jet-Verfahren: Dampfblasen durch starke Erhitzung an den Düsen kleinerer Abstand der Spur, geringere Wellenlänge, halbierte Länge der Pits Eigt-to-Fourteen Modulation -> Übersetzung jedes Bytes in 14-Bit-Muster Audio, Video und Multimedia, bis zu 400MBit/s bzw. 3200 Mbit/s, asynchrone und isosynchrone Übertragung möglich Frequency Modulation, auch RLL(0,1) (0->10, 1->11) Anschluss über PCI-Express (extern) oder im Chipsatz der Hauptplatine auch ATA, technisch überholt und für neue Festplatten nicht mehr verwendet Unterbrechungsanforderungen durch die Peripheriekomponenten an den Prozessor, Controller sortiert geeignete Prioritäten-Reihenfolge und meldet momentan höchste Priorität an Prozessor Der zeitliche Abstand zwischen zwei übertragenen Bits ist stets gleich groß Anzahl, Form, Lage der Anschlusskontakte sowie Größe des Moduls, Kapazität und Organisation, Aufbau Speicherwörter, Zeit- und Spannungswerte verwaltet die Verbindungen zwischen den Anwendungen basierend auf optischen Eigenschaften von Flussigkristallen Verbindung zwischen Super-I/O-Baustein (Tastatur - und Mauscontroller) und South Bridge mit insgesamt 9 Signalen Prozessor-Sockel, Hauptspeichersteckplatz, Festplatten/(SATA-)Anschluss, PCI-Steckplatz Drücken einer Taste der Tastatur Modified Frequency Modulation, auch RLL(1,3), höhere Speicherdichte als FM, 00->10, 10->00, 01->01,11->01 LAN - Local Area Network, Schichten: Bitübertraguns-, Sicherungs-, Vermittlung-,Transport-,Kommunikations-, Darstellungs-, Anwendungsschicht steuert Datenaustausch zw. Prozessor, Hauptspeicher und Grafikkarte überträgt Daten auf einem 32-Bit-Datenbus mit ca. 33,33 MHz bzw. 64-Bit-Datenbus mit ca. 66,67 MHz oder 133,33 MHz (PCI-X) 533,33MB/s bis zu 1,067 GB/s anpassbare Anzahl von seriellen Punkt-zu-Punkt-Verbindungen (Lanes, z.B. x2 oder x32), Paketübertragung IF: Instruction Fetch, Laden des Befehls in Befehlspuffen, Erhöhung des Befehlszählers ID: Instruction Decode: Erzeugung der Steuersignale, Bereitstellung der Operanden aus den Registern EX: Execute, ALU führt Operationen aus MEM: Memory Access: Durchführung des Speicherzugriffs WB: Write Back, Schreiben des Operandenergebnisses in ein Register Structural Hazard: Strukturkonflikt, Ressource ist belegt. Üblicherweise bei echt parallelen Ausführungen Control Hazard: Kontrollkonflikt, entstehen durch Verzweigungen oder Sprüngen, da sich schon weitere Befehle in Pipeline befinden (Abhilfe z.B. durch Sprungvorhersage) Data Hazard: Datenkonflikt, mehrfacher Zugriff auf z.B. ein Register (1) Write-after-Write: zwei aufeinanderfolgende Befehle beschreiben das gleiche Register (2) Write-after-Read: Schreiben eines Register vor dem Lesen (3) Read-after-Write: Register wird gelesen, bevor Berechnung des vorherigen Befehls in Register abgelegt wurde Steuerwerk, Rechenwerk, Memory Management Unit, Registersatz, Cache Run Lenght Limited 2-7 d.h. mind. 2 Nullen zwischen zwei einsen aber maximal 7 Nullen, höhere Speicherdichte als MFM Datenaustausch mit nicht flüchtigen Speichermedien, 300 MB/s, LVDC-Verfahren (Signalübertr. Über Leitungspaara mit entgegengesetzem Signalpegel und niedrifen Spannungsdifferenzen) synchronen, dynamischen RAM–Bausteinen zur Datenspeicherung nutzbarer Teil einer CD, besteht aus Lead-In, Daten- oder Audiospur und Lead-Out sorgt für zuverlässige Übertragung der Saten über die physikalischen Verbindungen Verbindet wichtige Komponenten der Hauptplatine miteinander Datentransfer zwischen Peripheriegeräten (PCI, ATA,…). Enthält USB-Controller Netzteil über ATX-Connector am Mainboard Zusammenfassung in definierte Rahmen garantiert die fehlerfreie Datenübertragung durch Fehlererkennung und -korrektur Schnittstelle zwischen Computer und Peripheriegeräten, bis zu 127 Geräte, 3 Geschwindigkeiten (1,5Mbit/s Low Speed, 12 Mbit/s Full Speed, 480 Mbit/s High Speed, Paketversand (quittiert) verwaltet die Verbindungen zwischen den Rechnern im Netz für die höheren Schichten...