Finale Formelsammlung PDF

Preview

Summary

Download Finale Formelsammlung PDF

Description

Addierer

Zeitrelais

Halbaddierer  Eingangsvariablen (A, B), Summe (S) und Überhang (C) Kein Übertrag einer vorherigen Stelle, da mit der kleinstwertigen Stelle begonnen wird Volladdierer  zusätzlicher Übertragungseingang

Verriegelung: Explizites Ausschließen zweier Zustände

2 Bit Addierer

´ ∙ Q ∙ Q´ ∙ Q ´ ) +(Q ∙ Q ∙ Q ∙ Q A 1( Gelb ) : ( Q 3 2 1 3 2 1 0 0 A 1( Rot ) :Q 3 +( Q 2 ∙Q 1 )+(Q2 ∙ Q 0 ) ´ A 2( Grün ) :Q 3 ∙ Q 2 ´ 1∙Q ´ ´ A 2( Gelb ) : ( Q 3 ∙ Q 2 ∙ Q 1 ∙ Q 0) +(Q 3 ∙ Q 2 ∙ Q 0 A 2( Rot ) :Q´ 3 + ( Q 2 ∙Q 1 )+(Q 2 ∙ Q 0 ) F 1 ( Rot ) :Q 3 +Q 2 F 2 ( Rot ) :Q´ 3 + Q 2

Volladdierer aus Halbaddierer:

Selbsthaltung: Speichern des Signals eines Tasters; Funktion AUS hat Vorrang

Disjunktive Normalform (DNF): Alle Eintragungen, bei der die Funktion den Ausgangswert 1 hat, disjunktiv verknüpfen  (a*b)+(a*c) Konjunktive Normalform (KNF): Alle Eintragungen, bei der die Funktion den Ausgangswert 0 hat, disjunktiv verknüpfen (a+c)*(a+b) DNF

Pneumatik: Vorteile - Luft ist überall (speicherbar in Flaschen)  Entsorgung entfällt -Kaum Verschleiß & Verschmutzung

Pneumatik: Nachteile - Aufwendige Herstellung (=teuer) - Aufwendige Aufbereitung (=teuer)

KNF

4-Bit-Addierer:

Umcodierer – Multiplexer (MUX)

Parity-Prüfung

Daten, die parallel anliegen in serielle Daten verwandeln. Je nach Zustand von S wird Eingang A oder B geschaltet.

Codewörter auf Fehlerfreiheit untersucht, das Codewort auf der Senderseite und Überprüfung des Codewortes auf der Empfängerseite

EN: Enable-Eingang. Sperrt oder gibt Multiplexer frei. Freigabe bei S=1, wenn EN invertiert Freigabe bei S=0, dann muss es auch einen invertierten Ausgang geben.

Demultiplexer (DeMUX): serielle Daten werden wieder auf mehrere parallele Leitungen gelegt.

Gerade Parität: 1 anfügen, damit Anzahl 1en gerade Zahl ergibt Ungerade Parität: 1 anfügen, damit Anzahl 1en ungerade Zahl ergibt Parity-Generator (Senderseite) & Paritfy-Prüfer Empfängerseite

NORMALSCHALTUNG: asynchroner Vorwärtszähler

´ ∙Q ´3 A 1 ( Grün ) : Q 2

C D Induktiver & kapazitiver Näherungsschalter

den Ausgängen angesteuert werden, eingefügt. Bei J=K=C=1 schwingt die Schaltung.

Selbststoppende Zähler – Zyklus soll lediglich einmal/ bestimmte Anzahl durchlaufen; Zähler unterbrechen den Takteingang selbstständig V1 – digitaler Differenzierer am Reset-Eingang des Freigabe RS-FF: V2 – benutzt MS-JK-FF mit asynchronen RS-Eingängen: Register: kurzzeitiges Speichern von Binärsignalen/ Informatonen  aufgebaut als Parallel- oder Serienschaltung von JK- oder D-FF In einem n-bit-Auffangregister können n Bit gespeichert werden

Zweispeicher FlipFlop Master Slave (MS-FF) Kapazitativ

 2 taktzustandsgesteuerte RS-FF + komplementären Takt = MS-FF C=1  Information wird von den Vorbereitungseingängen J & K übernommen und mit C=0 am teingang ausgegeben J & K = Vorbereitungseingänge

Induktiv

 Mit dem Zustand 10 werden alle FlipFlops des Zählers gelöscht und der Zähler nimmt den Wert 0 an (da der Wert 10 nur sehr kurz auftaucht, ist er für die meisten Anwendungen vernachlässigbar)

Schaltnetz/Schaltwerke:

Zweispeicher FlipFlop Master Slave (JK- MS-FF) Schaltnetz: Ausgänge hängen von Zuständen der Eingänge ab. Schaltwerke: Ausgangszustände hängen auch von inneren Asynchroner BCD-Zähler (0-9) – mit PowerOn Zuständen ab (aus vorhergegangenen Zeitpunkten)  Kombi aus Schaltnetz & Speicherglied RS-Basis FlipFlop: Es lassen sich alle vier Kombinationen von J und K verwenden. Wenn J=K=1 nimmt FF komplementären Zustand an. Ausgang wechselt mit jeder Taktperiode seinen Zustand. Periodendauer Ausgang Q ist das Zweifache der Periodendauer vom Eingang C(T): Setzen Löschen S=1 ; R=0 S=0 ; R=1 Q2=0Q1= Q1=0Q2= 1 1 Impulsdiagramm:

Speichern S=0 ; R=0 gesetzt: Q2=0Q1=1 gelöscht: Q1=0Q2=1

Irregulär S=1; R=1 Q1=0 Q2=0

Nicht taktgesteuert, es sind 2^2=4 Funktionen möglich

T Q =2 ∙T C

Frequenz des Ausgangs Q ist gegenüber dem Eingang C halbiert:

1 f Q= f C 2

 Die Funktion PowerOn wird separat in die Schaltung eingeführt

Umkehrzähler (umschaltbarer Vor- und Rückwärtszähler – Die

Taktflankengesteuerte FlipFlops

Zählrichtung wird über den Steuereingang DIR (direction) festgelegt)

Differenzierer für POSITIVE Flanken:

Differenzierer für NEGATIVE Flanken:

Taktzustandsgesteuertes RS-FF Reaktion auf Eingangszustand nur bei Takt C. Solange C=1 dürfen sich Eingangszustande nicht ändern. C=0 Flipflops speichert den alten Zustand

Synchrone Zähler

Taktzustandsgesteuertes D-FF Um Daten zu einem bestimmten Zeitpunkt zu übernehmen C=0 alter Zustand Speichern  C=1 wird Q1=1D  während C=1 darf D sich nicht ändern

Asynchrone Steuereingänge bei taktgesteuerten RS-FF

abhängig vom vorgehenden  asynchron vom Takt. Maximale Zählweite 2^n-1 n=Anzahl der FlipFlops

Mit Hilfe asynchroner Steuereingänge lassen sich FlipFlops auch zu Zeitpunkten einstellen, in denen kein Takt zur Verfügung steht

nchroner Rückwärtszähler

JK-FlipFlop Um ungewünschten R=S=1 Zustand abzufangen. Werden zusätzliche Vorbereitungseingänge, die von

 Clocks der FF werden mit dem gleichen Takt angesteuert  Art des Zählers wird durch Vorbereitungseingänge D,J oder K festgelegt

Zähler Asynchrone (Vorwärts)zähler Jedes nachfolgende FlipFlop ist

Asynchroner BCD-Zähler (0-9)

Invertierte Anzeige!

Asy

Bsp: Modulo 5 Zähler (0-4): 5 Zustände 

3

2 =8

 3 FF

 Daten werden parallel ein-/ausgegeben (Ausgabe erfolgt bei abfallender Flanke – Eingabe bei 0 )  Eingabe: D ; Ausgabe: Q

Differentiator:

Verändert sich Ue schnell, dann ist Ua groß. Verändert sich Ue langsam, dann ist Ua klein. Ist Ue konstant, dann ist Ua null. Verändert sich Ue linear, dann ist Ua konstant.

Schieberegister: Daten werden mit jedem Takt weitergeschoben  Takt wird gemeinsam (parallel) zugeführt  Ein- und Ausgänge (SE & SA) sind seriell angeordnet (nacheinander)  kann als Multiplizierer verwendet werden

Integrierverstärker/Integrator

Invertierter Verstärker

Nichtinvertierter Verstärker

Operationsverstärker

Idealer Operationsverstärker: 1. Verstärkungsfaktor V = unendlich 2. Eingangswiederstand Re=unendlich 3. Ausgangswiederstand Ra=0 4. Frequenzbereich: 0 bis unendlich 5. vollkommen symmetrisch  gleiche Spannungen an den beiden Eingängen Ergeben eine Ausgangsspannung Ua Von Null (linearer Zusammenhang)

R2 nicht immer notwendig R2>>R1 und Ua(t0)=0

Impedanzwandler

Eingangswiderstand relativ klein. Schaltung wie ideale Spannungsquelle. Mit R2...