Lab Retenedor orden cero PDF

Preview

Summary

Homewrok assignment
...

Description

Muestradores y Retenedores. Efectos del muestreo Jesús Enrique Alemán Gallegos

1

1

Centro de Enseñanza Técnica y Superior, Tijuana, México enrique.aleman1998gmail.com

Abstract. El presente reporte exhibe una implementación del circuito analógico para muestreo de señales analógicas llamado retenedor de orden 0. La implementación será simulada en Proteus, y se pretende evaluar el efecto de la frecuencia de muestreo adecuada a la hora de muestrear una señal analógica para la posterior conversión a una señal digital.

Keywords: Retenedor de Orden Cero, Señales discretas, sistemas de control discretos, tiempo de muestreo Objetivos: • El equipo implementar un circuito de muestreo y retención para comprobar los procesos empleados en la discretizacin de señales analógicas. • El equipo analizar los efectos de las variaciones del tiempo de muestreo en la señal reconstruida. En este caso, el efecto del alias y el sobremuestreo.

1

Introduction

En el área de ingeniería de control se han logrado avances sustanciales, gracias al desarrollo y progreso de los dispositivos digitales tales como los microprocesadores y los microcontroladores los cuales permiten programar algoritmos de control de manera más eficiente y así poder controlar sistemas dinámicos. Considerando el hecho de que las tecnología digitales manejan información por medio de representaciones binarias, es necesario traducir los conocimientos de control en tiempo continuo a tiempo discreto, para así poder aprovechar los avances que ofrecen los cada vez más avanzados dispositivos electrónicos, un ejemplo de sistema de control por medio de dispositivos electrónicos se muestra a continuación en la figura 1 [1].

2

Figura 1. Algoritmo de control por medio de un controlador digital [1]

Para procesar una señal continua es necesario discretearla antes de convertirla a un valor binario por medio de un ADC, es para esto que se diseñaron diferentes tipos de circuitos de muestreo para poder medir el valor de la señal cada cierto tiempo T. Sin embargo, es necesario muestrear y retener hasta que se lleve a cabo el siguiente muestreo. Los retenedores más comunes son los siguientes: •

Retenedor de orden 0: Es uno de los retenedores y muestradores más utilizados pues cumple con el trabajo de muestrear y retener cada cierta cantidad de tiempo, sin embargo, la calidad de el muestreo depende de la resolución del intervalo de tiempo de muestreo a continuación, en la figura 2 se muestra el comportamiento de este tipo de retenedor.

Figura 2. Retenedor de orden 0 [2]

•

Retenedor de orden 1: Este método tiende a reconstruir la señal de mejor manera siempre y cuando no existan cambios bruscos de pendiente en la señal, pues ahí se encuentra la limitante, en la figura 3 se muestra el comportamiento de este tipo de retenedor.

3

Figura 3. Retenedor de orden 1 [2]

•

Retenedor poligonal: Esté método reconstruye la señal de manera casi idéntica, sin embargo, representa un desfase genera entre la señal original y la muestrada, lo cual es muy malo para algoritmos de control, razón por la cual este método se suele descartar, a continuación, en la figura 4 se muestra el comportamiento de este tipo de retenedor.

Figura 4. Retenedor poligonal [2]

El retenedor elegido para la presente práctica será el de orden 0 por sus características que son efectivas para el muestreo de una señal analógica como el poder considerar valores en instantes de la señal original. A continuación, en la figura 5 se muestra un diagrama simplificado del retenedor de orden 0.

4

Figura 5. Funcionamiento de retenedor de orden 0

El funcionamiento del retenedor de orden 0 como circuito eléctrico consiste en conectar una señal analógica, e(t) cuya frecuencia es wn, posteriormente se encuentra un interruptor que representa la frecuencia de muestreo de la señal w s. Hasta este momento se ha descrito la tarea de muestreo, sin embargo, la retención del valor de cada instante se logra mediante el capacitor presente en el circuito, para finalmente obtener la señal m(t) muestrada a frecuencia ws. 2

Material y equipo utilizado

1N4007 Diodo x1 2N5459 (5457 reemplazo) FET Transistor x1 Capacitor de 1nF x1 Resistor de 10k Ohm x2 Resistor de 1M Ohm x1 741 OpAmp Generador de funciones Fuente de poder

• • • • • • • • 3

Procedimiento

1. Una vez se ha llevado a cabo la elección de materiales se procede a diseñar un circuito por medio de módulos. 2. Primero se diseña un circuito idéntico al mostrado en la figura 5 pero con algunos ajustes menores con respecto a las resistencias involucradas.

5

Figura 6. Retenedor de orden 0 básico

3. Luego se procede a diseñar el mecanismo de muestreo por medio del transistor FET 2N5459 que fungirá como interruptor y el diodo 1N4007 sirve para invertir la polaridad del voltaje, pues el transistor FET permite el flujo de la corriente cuando recibe voltaje negativo, la siguiente figura 7 ejemplifica lo descrito.

Figura 7. Mecanismo de interruptor electrónico para muestreo

4. Para que la medición se lleve de manera adecuada y se obtenga el valor adecuado de la medición en cada instante se utiliza un circuito seguidor de voltaje por medio del OpAmp 741.

Figura 8. Circuito seguidor de voltaje de donde se obtendrá la salida de la señal muestrada

5. Finalmente, al unir todos los módulos se obtiene el circuito que se muestra en la figura 9. Hay que considerar que la señal

6

analógica a muestrear es un sinusoide y la señal de muestreo es un tren de pulsos, las frecuencias, amplitudes y desfases se considerarán la sección de resultados para visualizar el efecto del muestreo a la hora de la reconstrucción de la señal.

Figura 9. Simulación de circuito de retención de orden 0

4

Resultados Obtenidos

Frecuencia de muestreo adecuada teórica fs > 1000 𝐻𝑧 Frecuencia de muestreo adecuada práctica 2500 Hz ≤ fs ≤ 5000 Hz Para todos los casos, el tren de pulsos toma valores de 0 V y -5 V, para generar la frecuencia de muestreo. La amplitud del sinusoide es de 2.5 V y se encuentra desplazada en el eje “y” por 2.5 V. Primer caso fn = .5k Hz, fs = 1.5k Hz

7

Figura 10. Simulación de circuito de retención de orden 0 con frecuencia de muestreo teórica

Segundo caso fn = .5k Hz, fs = 2.5k Hz

Figura 11. Simulación de circuito de retención de orden 0 con frecuencia de muestreo dentro del rango práctico

Tercer caso fn = .5k Hz, fs = 5k Hz

8

Figura 12. Simulación de circuito de retención de orden 0 con frecuencia de muestreo dentro del rango práctico

Los resultados obtenidos son de gran utilidad para comprobar el funcionamiento del retenedor de orden 0 y poder revisar las condiciones de muestro prácticas y de Nyquist. 5

Cuestionario

1. Investigue el concepto de Aliasing y explique la relación que tienen con respecto al muestreo de señales analógicas. El Aliasing es un fenómeno que ocurre con respecto al muestreo de señales analógicas para su reconstrucción, pues si la frecuencia de esta señal es mayor a la frecuencia de muestreo, se tiende a reconstruir una señal errónea. De aquí el teorema de Nyquist en el cual se menciona que es necesario muestrear por lo menos al doble de la frecuencia de la señal, para poder reconstruirla de una manera fiable. 2. Verifique que se cumple la relación de muestreo siguiente, para el punto de máxima frecuencia de muestreo. 5wm < ws < 10wm

9

Considerando que wn es 1000π, se tiene que 5000π≤ ws ≤10000π lo cual en Hz se entiende como 2500 Hz≤ fs ≤5000 Hz, entonces se realizarán las siguientes pruebas que reafirman que la importancia de permanecer en el rango de muestreo experimental. Muestreo con 1.5K Hz

Muestreo con 2K Hz

Muestreo con 4K Hz

Muestreo con 5K Hz

10

Lo anteriormente mostrado, permite entender que hacer el muestreo dentro del intervalo considerado apropiado de manera práctica 5wm < ws < 10wm es verdadero, el cederse de 10wm provoca el sobre muestreo lo cual es útil para una mejor reconstrucción de la señal original y muestrear pro debajo de 5wm provoca una reconstrucción pobre de la señal de entrada.

6

Conclusiones

El retenedor de orden 0 es un circuito de gran utilidad para el muestreo de señales analógicas y su futura digitalización. La presente práctica se ha llevado a cabo de manera satisfactoria pues se han comprobado los sustentos matemáticos del muestreo de señales por medio de simulación de circuitos que pueden ser implementados en la vida real. Esta práctica ha sido muy completa y se han cumplido los objetivos de manera efectiva; un área de oportunidad podría ser utilizar diferentes métodos de interruptores electrónicos (diferentes transistores), para comparar el efecto en la señal muestrada, de ahí en más todo en la práctica fue exitoso, por lo cual se espera poder integrar los conocimientos adquiridos en futuras prácticas de la materia.

11

Referencias

1. 2.

Wescott T (2006). Applied Control Theory for Embedded Systems. Newnes, Oxford, pp 2 Ogata, K (2000). Sistemas de Control en Tiempo Discreto. 2da ed. Prentice Hall, México, pp 19-20...