Practica 2 Teorema de Boole y Demorgan PDF

Preview

Summary

Practica 2 teorema de Boole y Demorgan con compuertas logicas...

Description

INGENIERIA MECATRONICA LABORATORIO DE ELECTRÓNICA DIGITAL TEMA: Comprobación de los Teoremas de Boole y DeMorgan

ELECTRÓNICA DIGITAL GRUPO:

PRÁCTICA N°

FECHA

INTEGRANTES (de uno a dos integrantes)

FIRMA

2 TIEMPO: 2hr

RESPONSABLE: Profesor de la materia.

1. OBJETIVOS 1.1. Objetivo General 

Verificar por medio de un experimento los teoremas de Boole y DeMorgan así como el funcionamiento de la compuerta XOR

2. METODO  

Comprender la simplificación por los métodos de Boole y DeMorgan para simular y armar el circuito para contrastar los resultados Demostración del docente de la utilización y manejo del dispositivo de práctica

3. EQUIPO Y MATERIALES -

C.I.

4. FUNDAMENTO TEORICO Generalmente, es posible encontrar que las funciones lógicas básicas AND, OR, NAND, NOR y NOT no son suficientes para implementar funciones lógicas digitales complejas. Estas compuertas son la base para construir circuitos lógicos más complejos utilizando circuitos llamados Lógica Combinacional la cual necesita del uso de dos o más compuertas para su resolver funciones complejas. [2] Estas funciones complejas usualmente llamadas ecuaciones Booleanas y los circuitos lógicos pueden ser implementadas directamente desde las ecuaciones que se muestran en el anexo 2. Sin embargo, en algunas ocasiones la misma función puede ser generada desde ecuaciones menos complejas. Por este motivo, la simplificación de los circuitos constituye una ventaja para los diseñadores puesto que se reduce el número de compuertas. Esto a su vez disminuye el costo del diseño; menos partes implican menos costo y un circuito más confiable que puede ser fácilmente construido y reparado.[2] El teorema de DeMorgan establece la conversión entre una expresión lógica que tiene inversiones en la salida a una expresión lógica diferente. Esta es una ventaja de simplificación para convertir sumas en multiplicaciones y viceversa. Las siguientes igualdades representan el teorema de DeMorgan: [2]

1

Cuando simplificamos las ecuaciones de Boole, algunas veces es conveniente usar el teorema de DeMorgan para proceder en la dirección opuesta. Un ejemplo de esto son las funciones lógicas combinacionales como el caso de la OR Exclusiva. La XOR es una compuerta con dos o más entradas que puede entregar un salida lógica de 1 cuando las entradas son impares, es decir (1 0) ó (0 1), pero entrega 0 cuando las entradas son pares (0 0) ó (1 1).

Fig. 1. Compuerta lógica XOR, tabla de funciones y su simbología. La función XOR no es una compuerta básica pero se la puede considerar como una función lógica combinacional. Se requiere de un mínimo de tres compuertas lógicas para construir la XOR. La ecuación booleana es la siguiente: 𝑄 = 𝐴𝐵 + 𝐴𝐵

Esta función podría generarse usando o bien el circuito de la figura 2 ó 3. Para probar que estos dos circuitos son equivalentes, todo lo que se requiere es construir la tabla de verdad para los dos circuitos y comparar las respuestas. También es posible aplicar el álgebra booleana para simplificar las expresiones y de este modo comprobar los resultados: 𝑄 =  𝐴𝐵(𝐴 + 𝐵)

 )(𝐴 + 𝐵) 𝑄 = (𝐴 + 𝐵  + 𝐴𝐵  + 𝐵𝐵  𝑄 = 𝐴𝐴 + 𝐴𝐵  + 𝐴𝐵 𝑄 = 𝐴𝐵

El complemento de la OR Exclusiva es una NOR Exclusiva. La XNOR proveerá un 0 lógico en la salida cuando las entradas sean impares y un 1 lógico cuando las entradas sean pares.

Fig. 2. Compuerta lógica XOR como expresión booleana de la ecuación .

2

Fig. 3. Compuerta lógica XOR como expresión booleana de la ecuación .

Fig. 4. Compuerta lógica XNOR.

Fig. 5. Compuerta lógica XNOR como expresión booleana. Uno de los principales usos de la compuerta XOR es para generar paridad de BIT en sistemas de transmisión de datos digitales. Un generador de paridad entrega un 0 por cada dato correcto y un 1 si la paridad es incorrecta. La paridad se comprueba en un número sumando la cantidad de unos, si el resultado es par entonces es un número par, si el resultado es impar el número es impar. Por ejemplo, el número binario 1011 tiene un valor impar 1, entonces para generar la paridad impar se agrega un 0 al MSB (More Significante Bit) 01011, si el valor es par entonces se agrega un 1 al MSB 11011.

Fig. 6. Ejemplo de bits de paridad Par (Even) y paridad Impar (Odd)

3

5. PROCEDIMIENTO Los estudiantes tienen que realizar el diseño, simulaciones y armado del circuito Es obligación del estudiante revisar los resultados que se esperan para mostrarlos al profesor. Los pasos a seguir son los siguientes: 1.

Con la tabla de verdad adjunta, obtener la expresión de Q y simplificar algebraicamente.

TABLA DE VERDAD: D 0

C 0

B 0

A 0

Q 1

0 0 0

0 0 0

0 1 1

1 0 1

0 1 0

0 0 0 0

1 1 1 1

0 0 1 1

0 1 0 1

0 1 0 1

1 1 1 1

0 0 0 0

0 0 1 1

0 1 0 1

1 0 1 0

1 1 1 1

1 1 1 1

0 0 1 1

0 1 0 1

0 1 0 1

2.

Tomar la expresión simplificada y transformar la expresión a solo compuertas NAND y otra expresión a solo compuertas NOR. Implementar en multisim los circuitos, el simplificado algebraicamente y uno de los D´Morgan. Utilizar un solo dip-switch para los ingresos de los 3 circuitos y diodos led a la salida para verificar su equivalencia.

3.

Tomar el circuito de la figura a continuación, obtener la expresión de Y y llenar una tabla de verdad correspondiente para Y.

4

4.

Simplificar si es posible la expresión de Y y transformar algebraicamente a solo compuertas NAND y luego a solo compuertas NOR. Simular el resultado de los dos circuitos.

5.

Diseñar, simular y elaborar en LabView un programa para un generador de paridad impar de 4 bits y comprobar la tabla de verdad de modo que la salida sea siempre par e impar agregando un 1 o un 0 al número de 4 bits según sea necesario es decir se debe tener dos salidas: salida 1 que es el bit de paridad par y salida 2 que es el bit de paridad impar, ver la siguiente tabla de verdad:

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Par 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0

Impar 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1

NOTA: Las salidas se deben visualizar mediante LEDs 6. PROGRAMAS 7. TABLAS DE VERDAD Y ANÁLISIS 8. RETO Realice la suma de dos números de dos bits, los números se escogerán desde una interfaz en LabVIEW y la respuesta mediante indicadores leds, colocar la tabla de verdad y la ecuación que represente al sistema.

9. CONCLUSIONES 10. QUESTIONS: 1. Design a 5-bit odd parity generator, trace through all possible inputs and create its truth table 2. Prove that A B C + A B C = A + C 3. Using Boolean Laws and Rules, prove that ( A + B ) ( A B ) is an XNOR gate 5

8. BIBLIOGRAFIA [1] M. H. Rashid and A. S. Fernández, Electrónica de potencia: circuitos, dispositivos y aplicaciones. Pearson Educación, 2004. [2] ANEXO 1: Diagrama completo para simular y armar el circuito. Brookdalecc. 2000. ELEC 241 Experiment 3 Boolean Laws and DeMorgan’s Theorem. [ONLINE] Available at: https://www.google.com/url?sa=t&rct=j&q=&esrc=s&source=web&cd=1&cad=rja&uact=8&ved=0ahU KEwiCnqyDl4PPAhWBJh4KHUfiCeoQFggeMAA&url=http%3A%2F%2Fux.brookdalecc.edu%2Ffac% 2Fengtech%2Fandy%2Fengi251%2Flabs%2Flab03.pdf&usg=AFQjCNFTc9DuXqGBm0a2CQGwGEFf_ Dokmg&sig2=kXOSfXY6YyJINZNg9RkOiQ. [Accessed 9 September 2016].

6

ANEXO 1: TABLA DEL ALGEBRA DE BOOLE

7...