Proyecto Sumador-Restador 3658 PDF

Preview

Summary

1Sumador-restadorPatricio Gómez, Camila Parrales & Alex Toapanta. Junio 2017.Universidad de las Fuerzas Armadas “ESPE”.Eléctrica y Electrónica. Circuitos digitalesTabla de Contenidos Tema: Circuito sumador y restador de 2 números de 8 bits................................................ Obje...

Description

1

1Sumador-restador

Patricio Gómez, Camila Parrales & Alex Toapanta. Junio 2017.

Universidad de las Fuerzas Armadas “ESPE”. Eléctrica y Electrónica. Circuitos digitales

2 Tabla de Contenidos

Tema: Circuito sumador y restador de 2 números de 8 bits.................................................5 Objetivos..............................................................................................................................5 General.............................................................................................................................5 Específicos.......................................................................................................................5 Materiales utilizados:...........................................................................................................5 Problema..........................................................................................................................6 Solución...............................................................................................................................6 Decodificador 74LS48.....................................................................................................6 Display 7 segmentos........................................................................................................7 Tabla de Verdad de los números BCD.............................................................................7 Comparador 74LS85......................................................................................................11 Condición de signo negativo en la resta........................................................................14 Activación del número 1 en el primer display...............................................................16 Multiplexor 74LS157.....................................................................................................18 Invertir los códigos de los números...............................................................................19 Proceso de la suma.............................................................................................................21 Proceso de la Resta............................................................................................................27 Casos de la Resta...........................................................................................................33 Cuando AB..................................................................................................................39 Conclusiones......................................................................................................................46 Recomendaciones..............................................................................................................47 Anexos...............................................................................................................................48

3 Tabla de Ilustraciones

Ilustración 1 Condición de los número en BCD................................................................10 Ilustración 2. Comparador 72LS85....................................................................................12 Ilustración 3.Circuitos comparadores................................................................................14 Ilustración 4.Diagrama del circuito para la activación del signo menos...........................15 Ilustración 5.Diagrama del circuito para la activación del número 1................................17 Ilustración 6.Condición para mostrar un 1 en el primer Display.......................................17 Ilustración 7.Diagrama de los multiplexores utilizados....................................................19 Ilustración 8. Uso de compuertas XOR.............................................................................21 Ilustración 9.Dip Switch en la posición de suma...............................................................22 Ilustración 10.Ingreso de los números a sumar.................................................................22 Ilustración 11. Comparación de los números.....................................................................23 Ilustración 12. Ingreso de los numeros a los multiplexores y activación del inversor......24 Ilustración 13. Sumador de las Decenas y unidades..........................................................25 Ilustración 14. Sumadores Finales.....................................................................................26 Ilustración 15.Condición de la suma para el primer display.............................................27 Ilustración 16. Dip- switch activado en resta.....................................................................28 Ilustración 17. Ingreso de los números a restar.................................................................28 Ilustración 18. Comparacion entre el número mayor y el número menor.........................29 Ilustración 19. Complemento a la base -1.........................................................................30 Ilustración 20. Suma del número mayor con el numero invertido....................................31 Ilustración 21. Condición del número BCD......................................................................32 Ilustración 22. Condición del número negativo cuando A B : Entrada de selección desactivada. A=B : Entrada de selección activada

Ilustración 2. Comparador 72LS85 Las salidas de este comparador se las utilizara como entradas de selección del segundo comparador 72LS85, el cual comparara cual número que conforma las decenas es mayor,

12 pero con ayuda de las salidas del primer comparador el trabajo del segundo comparador será mucho más fácil puesto a que existen caso en los cuales las entradas de A >B

A B)’ 1 0 0 0 0

(A=B)’ 0 0 1 1 1

(AB)’’ X X 1 0 0

(A=B)’’ X x 0 0 1

(AB) 1 0 1 0 0

(A=B) 0 0 0 0 1

Tabla 4. Tabla de verdad de un comparador de 4 bits

(A...