Respostas Lista-I-Aritmetica-e-algebra-booleana-e-karnaugh PDF

Preview

Summary

Respostas da lista de exercicios sobre algebra booleana...

Description

CIRCUITOS DIGITAIS LISTA I - ARITIMÉTICA E ÁLGEBRA BOOLEANA RESPOSTAS OBS: Qualquer divergência do gabarito ou dúvida, enviar um e-mail para: [email protected] 1. A) B) C) D) E) F) G) H)

01111111b 10000000b 0111000b 010000000100b 01011011101b a adição deste bit é necessária para poder 01111111,1b representar o bit de sinal 011110101,100b resposta: 0,810 → 110012 -19,8 → -19 → 1910 → 100112 → 0100112 010011, 11001 010011, 11001 → 101100, 00111 (complemento de 2) resposta: 101100, 00111

I) J) K) L)

-25 + 23 + 22 + 2-3 + 2-4 + 2-5 = -32 + 8 + 4 + 0,125 + 0,0625 + 0,03125 = -19,78125 ~ -19,8 quanto mais bits forem utilizados para representar a parte fracionária, mais preciso será o resultado. Verifique! 101000011b 0001 0111 1000 1001 0111b 0111 1000 0110 0101b 1111 0001 1000 1100 1101b

A) B) C) D) E) F) G) H)

0x7D 0x59 0x43 0xB03AB 0x73FB0 0xA0E1 0x1EBD 0xFDA764BC3A2

Lei da Formação:

2.

Página 1 de 10

3. A) B) C) D) E) F)

-121 112 -85 72 -15 63

4. A) 11 1000 0011b B) 0xF83 C) 5. A) 8 bits. Para chegar a isto, transforme o número em binário em complemento de 2. B) Sim. Pois o número resultante será -537 o qual não pode ser representado em complemento de 2 usando 10 bits. C) 0x83 6. De -256 a 255 7. Em um primeiro momento poderíamos pensar que o valor é de 8 bits, mas a pergunta do problema questiona a respeito de 255 níveis de cinza, além do preto e o branco, ou seja, são 257 informações distintas. Para isto, precisamos de pelo menos 9 bits, que é a resposta do problema, apesar de sabermos que nestas condições muita combinações de bits serão desperdiçadas! 8. 12 bits. Para chegar a resposta, use a seguinte fórmula: Resolvendo, „n‟ (o qual é o número de bits) resulta em 12. 9. A) B) C) D) E) 10. A) B) C) D)

Não Não Não Não Não

0xFF 0xE0 0xC1 0x7F Página 2 de 10

11. A) 1111 1010 1101 1011 1100 1101 1110 1010b B) 32 bits C) 28 bits. Para chegar a isto, remova a extensão do sinal. 12. A) Na soma do acumulado com o 0x10. 0xA → 00 001010b → 10d 0x14 → 00 010100b → 20d 0xF4 → 11 110100b → -12d 0x10 → 00 010000b → 16d 0xF8 → 11 111000b → -8d 0x0F → 00 001111b → 15d

= 30d

+

= 18d

+

= 34d

B) 7 bits. Para evitar o overflow. C) 41d = 00101001b = 0x29. Somando com 7 bits. 13. BA0h = 1011 1010 0000 Isto é um número NEGATIVO!!! Devemos então realizar o Compl. 2 → 0100 0110 0000 Lei da formação: - (210 + 26 + 25) = - (1024 + 64 + 32) = - 1120 (resposta!)

14. Respostas: a)

b)

10001111 + 00101110 ( (

d)

10111101 )2 -67

(

11001101 )2 -51

)10

11111111 )2

( e)

11001001 + 00000100 (

(

)10

c)

11111101 - 11111110

-1

+51

( f)

00110011 )2

(

(

)10

11100010 + 01010001 (

10000000 + 00100000

)10

10100000 )2 -96

)10

11100010 - 01010001 ( (

10010001 )2 -111

)10

15. Verificar na tabela de códigos ASCII. Exercícios envolvendo álgebra booleana:

16. Coloque a expressão no Logisim e clique em análise do circuito para ver a tabela verdade. Página 3 de 10

17. Coloque a expressão e veja no Logisim. 18. (A.B + A + B). !(C.D) + C.D 19. Expressão simplificada: C.D + B + A ou equivalente Desenvolvimento: (A.B + A + B). !(C.D) + C.D (A + B). !(C.D) + C.D C.D + (A + B) . !(C.D) (C.D + (A + B)) . (CD + !(C.D)) (C.D + (A + B)) . (1) (C.D + (A + B)) C.D + A + B

absorção (X + X.Y = X) comutatividade (X + Y = Y + X) distributividade (X + Y.Z = (X + Y) . (X + Z)) OR (X + !X = 1) AND (X . 1 = X)

20. É um pulso repentino que troca o estado de 0 para 1 ou vice-versa. Pode ser causado intencionalmente ou por atraso na propagação das portas lógicas. 21. Resumidamente é o caminho mais longo entre a entrada e a saída. Ele contém mais portas lógicas gerando assim um atraso maior na propagação. É em cima dele que são calculados os tempos de atraso de circuitos. 22. A) X = B.!D B) X = A.(C + !B) Desenvolvimento: X = A.B.C + A.!B.!(!A.!C) X = A.B.C + A.!B.(!!A + !!C) X = A.B.C + A.!B.(A + C) X = A.B.C + A.!B.A + A.!B.C X = A.B.C + A.A.!B + A.!B.C X = A.B.C + A.!B + A.!B.C X = A.B.C + A.(!B + !B.C) X = A.B.C + A.!B X = A.(B.C + !B) X = A.(!B + B.C) X = A.((!B + B).(!B + C)) X = A.(1.(!B + C)) X = A.(!B + C) X = A.(C + !B)

De Morgan complementação !!X=X distributividade (expansão) comutatividade AND X.X=X distributividade (fatoração) absorção distributividade (fatoração) comutatividade distributividade (expansão) OR X + !X = 1 AND X . 1 = X comutatividade

C) X = B.C + !B.(!C +A) Página 4 de 10

23. Soma de produtos: !A.B.!C + !A.B.C + A.!B.!C + A.!B.C Produto de somas: (A + B + C).(A + B + !C).(!A + !B + C).(!A + !B + !C) 24. !A.B + A.!B ou (A + B) . (!A + !B) ou A XOR B. 25.           

(F)... são sempre equivalentes. (V) (V) (F)... fica em 1 se alguma entrada estiver em 0, independente das outras entradas. (V) (F)... é equivalente ao circuito (A.B)+(!A.!B). (F) A outra entrada pode estar oscilando junto com a primeira entrada ou indo para 1 enquanto a primeira entrada está em 1. (F) As entradas podem estar se alternando em nível alto. (F)... é o mesmo que !A + !B. De Morgan. (V) (V)

26. A) T(P + !R) ou equivalente B) Verifique com o Logisim C) Verifique com o Logisim 27. Veja o circuito para a questão 23 funcionando no Logisim. Em análise do circuito é possível conferir a tabela verdade e as expressões booleanas envolvidas. 28. Existem duas possibilidades:  Uma porta XOR entre os dois últimos carries da operação.  Uma porta XOR entre o sinal do resultado e o sinal de um dos operadores, uma porta XNOR entre o sinal dos operadores e uma porta AND entre os dois resultados anteriores. Ou seja, (Bit sinal A XNOR Bit sinal B) AND (Bit sinal A XOR Bit sinal resultado). 29. Apenas um fio que ligue o último carry a uma luz, por exemplo.

30. Respostas: A) ((A.!B + !A.B) + C + A).C B) C

Página 5 de 10

31.

32. Respostas: A.

B. (C + A) C.

Página 6 de 10

33.

34. !A 35.

Y

Exercícios envolvendo mapa de Karnaugh: 36. OBS: Respostas equivalentes à resposta correta. Obtidas por mapas de Karnaugh utilizando soma de produtos. A) Y = A.!B + !C +!D B) X = B.C + !B.(!C +A) C) Z = 0 D) Y = !D + !A.!B.C + A.!B.!C E) L = !B.!C.!D + !A.B.D + A.B.!D + A.B.C ou L = !B.!C.!D + !A.B.D + A.B(C + !D) ou !B.!C.!D + !A.B.D + A.B.!D + B.C.D Página 7 de 10

F) M = C.!D + B.!D + A.!D ou M= !D(A + B + C) G) N = !A.!B.!C + !A.B.!D 37. O = (B + C + D).(!A + C + D).(!A + !B + !C + !D) 38. A condição de irrelevância é quando o estado de determinada saída não é importante para uma certa combinação de entradas do circuito. Seja porque a combinação de entradas não pode ocorrer ou se ocorrer não interessa a saída que gerar. Vantagens: Economia do circuito, uma vez que facilitará na simplificação por mapas de Karnaugh. Desvantagens: Erros inesperados. Se, por exemplo, for gerada uma combinação de entradas que não era esperada, o circuito em questão se comportará de modo totalmente inesperado, podendo gerar um encadeamento de erros. 39. Expressão bruta: X=

!( ( !( !(!(A + ! (B C))).!(!C D + C !D) + (!(A + ! (B C))).(!C D + C !D) ) ) . (!(B C)) )

Y = !(

( !(!(A + ! (B C))).!(!C D + C !D) + (!(A + ! (B C))).(!C D + C !D) ) + (!C D + C !D) ) Expressão Simplificada:

X = !C.!D + C.D + B.!D

saída da XNOR

Y = !A.B.C.D 40. Ver arquivo compactado.

posições impar

posições par

41. Ver arquivo compactado. Faça a tabela verdade e construa o circuito. Não é possível fazer um decodificador para esse circuito, pois há mais de uma possibilidade de “volta”. Exemplo: Dado o número codificado “0110”, existem duas possibilidades de decodificação: Ou o número era o “0011” ou ele era o “1100”. Porém, não é possível descobrir qual deles ele era. Portanto, com as especificações mencionadas, não é possível fazer um decodificador para esse código.

Página 8 de 10

42. Resposta:

43. Resposta: O circuito que desliga os motores possui 3 saídas: talvez seja necessário desligar 3 motores de uma só vez. O motor M4 nunca será desligado.

Página 9 de 10

44. Resposta: SW3.SW4 + SW2.SW4 + SW2.SW3 + SW1.SW3 + SW1.SW2

ALTO sempre que duas ou mais chaves estiverem fechadas

certas combinações nunca serão alcançadas, portanto as suas saídas não importam!

SW1 e SW4 jamais estarão fechadas ao mesmo tempo

45. Resposta:

certas combinações nunca serão alcançadas, portanto as suas saídas não importam!

SW1 e SW4 jamais estarão fechadas ao mesmo tempo

ALTO sempre que duas ou mais chaves estiverem fechadas

!SW1!SW2 + !SW1!SW3 + !SW2!SW3 + !SW2!SW4 + !SW3!SW4

Página 10 de 10...