Automatisation d'un Ascenseur trois niveaux PDF

Preview

Summary

MASTER ATSII FST SETTAT PROF : A. TOUATI THEME AUTOMATISATION D’UN ASCENSEUR PAR CARTE FPGA « Automatisation d’un Ascenseur trois niveaux » 1. Présentation du système : On désire automatiser l’ascenseur à trois niveaux de la figure ci-dessous à l’aide d’une carte à base de mémoire programmable FPGA....

Description

MASTER ATSII

FST SETTAT PROF : A. TOUATI THEME AUTOMATISATION D’UN ASCENSEUR PAR CARTE FPGA

« Automatisation d’un Ascenseur trois niveaux » 1. Présentation du système : On désire automatiser l’ascenseur à trois niveaux de la figure ci-dessous à l’aide d’une carte à base de mémoire programmable FPGA. L’ascenseur est constitué de :  une cabine commandée par un moteur asynchrone à deux sens de rotation. En cas d’absence de commande du moteur un système de freinage de la cabine est activé qui peut être réalisé à base de freins mécanique commandé par un électroaimant permettant le maintien en équilibre de la cabine ;  Trois capteur TOR (fin de course) Fc1, Fc2 et Fc3 permettent d’indiquer la position de la cabine ;  Trois boutons poussoirs Ba1, Ba2 et Ba3 pour l’appel de la cabine ;  Un bloc de commande à base de la carte cyclone III de ALTERA.

Fc3 Ba3 Fc2 Ba2 Fc1 Cabine

Ba1 KM2

KM1

I4 I5

O2

O1

I1

CARTE FPGA CYCLONE III

I2 I3

I6

1/3

MASTER ATSII

FST SETTAT PROF : A. TOUATI THEME AUTOMATISATION D’UN ASCENSEUR PAR CARTE FPGA

2. Utilisation des bits de mémorisation : Des bits de mémorisation M1, M2 et M3 servent à mémoriser les appels à partir des boutons d’appels situés aux étages et dans la cabine. Ces bits de mémorisations sont verrouillés par les boutons poussoirs d’appel Bai et ils se déverrouillent une fois la fin de course Fci de l’étage appelant est activée. L’exemple suivant illustre le principe :

 Impulsion sur le bouton d’appel Ba1  M1 se verrouille à 1 ;  Fc1 est actionnée alors M1 se déverrouille M1 passe à 0. 3. Grafcet de fonctionnement :

Grafcet.Fonctionnement.normal

Tempo T=5s

1

t /x1/ 5s

2 M2.Fc1

3 Fc2

KM1

M2.Fc2

M2.Fc3

4

5

KM1

Fc3

M2.Fc2

KM2

6

Fc1

Fc2

4. Affectation des E/S de l’automate : Entrée Ba1 Ba2 Ba3 Fc1 Fc2

Type TOR TOR TOR TOR TOR 2/3

KM2

Fc3 INIT

TOR TOR

Sortie KM1 KM2

Type TOR TOR

MASTER ATSII

FST SETTAT PROF : A. TOUATI THEME AUTOMATISATION D’UN ASCENSEUR PAR CARTE FPGA

5. Travail demandé : 5.1 Remplir le tableau des équations d’activation et de désactivation du DR1 des bits M1, M2 et M3 de mémorisation des appels, puis des bits M4. . . . . .M9 correspondants respectivement aux étapes du grafcet X1………X6 en tenant compte de l’entrée d’initialisation Init qui permet de se positionner à l’étape1 et désactiver les autres étapes.

5.2 Ecrire le programme VHDL qui permet de remplir à l’automatisation de l’ascenseur ? 5.3 Programmer sous l’environnement de Quartus 9.1 le programme obtenu et faites les simulations nécessaires ? N.B : Vous avez le choix entre l’utilisation de :  Notion de process et programmer en VHDL ;  Utiliser les machines d’état ;

Bits

Equation d’activation

M1 M2 M3 M4 M5 M6 M7 M8 M9

3/3

Equation de désactivation...