Title | Examenes 2015, preguntas y respuestas |
---|---|
Course | Electronica Basica |
Institution | Universidad de Alcalá |
Pages | 21 |
File Size | 1 MB |
File Type | |
Total Downloads | 49 |
Total Views | 135 |
Download Examenes 2015, preguntas y respuestas PDF
UNIVERSIDAD DE ALCALÁ, E. P. S. DEPARTAMENTO DE ELECTRÓNICA Prueba de Evaluación Intermedia ASIGNATURA:
FECHA:
ELECTRÓNICA BÁSICA
APELLIDOS:
SOLUCIÓN
6-Noviembre-2014
Nombre: Grupo:
¡Atención!: No se admitirán respuestas no justificadas adecuadamente
Duración: 1 hora y 30 min
Problema 1 (2,5 puntos) El cuadripolo de la figura 1 presenta unas características de entrada (i1=f(v1)) y salida (i2=g(v2)) como las indicadas en las figuras 2 y 3.
i2 (mA)
+ v1 _
i1(mA)
i2
i1
v1
+ Cuadripolo
v2 _
v1 0
v1(V) Figura 1
v2(mV)
Figura3
Figura2
Obtenga:
1. Circuito eléctrico equivalente del “cuadripolo” (1,5 puntos). Solución: i1 0 Las ecuaciones de las rectas de entrada y salida son: v2 i2 v1 R ( R 10)
i1
por tanto el circuito del cuadripolo es:
i2
+ v1 _
+ v 1
v2 R=10 _
E.B. – PEI noviembre-2014, pág.-2
2. Suponiendo que se realiza el montaje de la figura 4
i1
i2
+ ig
+ Cuadripolo
v1 Rg
v2
_
RL
_ Figura 4
se pide: 2.1. Expresión literal de la ganancia de tensión v2/v1 (0.5 puntos) Solución: i1
i2
+
ig
+ v1
v1
Rg
v2 R=10
_
v2 v1
RL
_
RR L v RR L (V / V ) GV 2 R RL v1 R RL
2.2. Suponiendo RL=1 kΩ, determine el valor de α para obtener una ganancia en tensión, Gv= v2/v1 = 103 (0.5 puntos)
GV 10 3
10 4 1 101 1010
E.B. – PEI noviembre-2014, pág.-3
Problema 2. (4 puntos) El circuito de la figura, donde ambos AO´s tienen realimentación negativa y se supone que funcionan en la zona lineal R1
R1
+ vi1 +Vcc
_
vo
AO1
+ -Vcc R4 R3
R2
+V cc _
R2
AO2
+
+ vi2
-V
cc
Se pide:
1. Si ambos operacionales son de características ideales, obtener: a. Expresión de la tensión de salida VO, en función de Vi1 y Vi2 y de las resistencias del circuito (2 puntos). Solución: Identificando por:VAO 1 y VAO1 las tensiones de entrada del AO1, porVAO2 yVAO2 las tensiones de entrada del AO2, y por
VOAO 2 la tensión de salida del AO2, se tiene:
Vi1 VAO V 1 AO1 R1 R1
Vi2 VAO V V 1 AO1 OAO2 R2 R2 V V V i1 AO1 AO1 VO V AO2 V AO2 VOAO2 V i2 V AO1 V AO1 V OAO2 R4 R3 V V O OAO 2 V AO 1 V AO 1 R3 R 4 V AO V 0 AO 2 2
V 2V AO1 i1 R4 V i2 2V AO1 V OAO2 VO (Vi2 Vi1 ) R3 R4 VO VOAO2 R3
E.B. – PEI noviembre-2014, pág.-4
b. Condición que debe cumplir la diferencia entre Vi1 y Vi2 (Vi1 - Vi2 ) para que ninguno de los dos AO´s se sature ( -VCCVoAO2+ VCC y -VCCVo+ VCC ) (1 punto) Solución:
VCC VOAO 2 Vi 1 Vi 2 V CC V CC V i1 V i 2 V CC R R R VCC VO 4 (Vi2 Vi1 ) VCC 3 V CC V i1 V i2 3 V CC R3 R4 R4
2. Suponiendo que el AO1 tiene una tensión de offset de entrada VIO (se supone que la tensión de offset del AO2 es cero), obténgase la expresión de VO debida a la tensión de offset del AO1 (1 punto).
Solución: V V AO 1 AO1 R1 R1
(VIO VAO 1 ) VIO VAO 1 VOAO 2 R2 R2 V 0 AO 1 VO VAO 2 VAO 2 VOAO 2 2R4 VIO V IO V AO1 V IO V AO1 VOAO 2 VO R4 R3 R3 V V O OAO 2 V AO V 1 AO1 R3 R4 V AO V 0 AO 2 2
E.B. – PEI noviembre-2014, pág.-5
Problema 3 (3,5 puntos). En el circuito de la figura, con los datos indicados:
R + D1
VO
Vi _
DZ
RL
Datos: Zener (Dz): IZmáx = 10 mA, IZmín=0 mA, IFmáx= 30 mA VZ= 6V, V=0V. Diodo (D1): VRM= 40 V, IFmáx= 20 mA, V=0V; R=1k,
se pide: 1. Tensión de salida VO para Vi iE>0 y vSmáx>vS>0.2 V (0.3 ptos) b. vEvS (0.3 ptos) c. iEmáx>iE>0 y vS=0.2 V (0.3 ptos) iE
iS
+
a.
1.5 1 vE 1 i 1 100 i E 5 103 E iS K iE 100 iE
+
vE
R1 100
-
V1 1V
KiE
-
iE
b.
iS
+
iE 0 iS 0
+
vE
vS
-
-
iE
c.
iS
+
vE 1 100 iE vS 0.2V
vS
+
vE
R1 100
-
V1 1V
0.2V
vS -
E.B. – PC, junio-2015, pág.-2
2. Si se realiza el montaje de la figura 3, suponiendo RG=900 , RL= 20 y VCC=10 V RG
iE
+
+
+ vG
Cuadripolo
vE _
_
RL
iS vS _
VCC
Fig. 3
Obtenga los valores de vS, vE, iS e iE para los dos casos siguientes: a.
vG=4+senwt (V) (0.3 ptos)
b. vG= -1+senwt (V) (0.3 ptos)
1 vE 1.5V el circuito equivalente es: Suponiendo que t se cumple: 0.2 vS 12V
a.
iE
RG +
+
iE =
vG
vE
-
-
RL
iS +
R1 100 V1 1V
100iE
vS
VCC
-
vG V1 4 sen t 1 = =3+ sen t mA vE iE R1 1 1.3 0.1 sen t (V) t se cumple: 1< vE 1.5V RG R1 900 100
vS iS RL VCC KiE VCC 0.1 (3+ sen t) 20 10 4 2 sen t t se cumple: 0.2< vS 12V b.
v 1V Suponiendo que t se cumple: E el circuito equivalente es: v S 12V iE
RG
RL
iS
+
+
vG
vE
vS
-
-
-
+
vE vG 1 sent (V) t se cumple: vE 1V vS VCC 10V t se cumple: vS 12V
VCC
E.B. – PC, junio-2015, pág.-3
Problema 2 (3 ptos.) Dado el diseño mostrado en la figura 4, asumiendo que ambos amplificadores operacionales son ideales y tienen realimentación negativa, responda a las siguientes cuestiones: 2R 1
R1
+V cc
_
VO1
AO1
+ -Vcc R2 2R 3
+V cc
IRL
AO2
VO2
+
+
R4
_
R3
-Vcc
ve
RL
Fig. 4
1. Obtenga la expresión de la corriente por la carga (RL) IRL, en función de ve y los componentes del circuito, y demuestre que dicha corriente no depende del valor de RL . (2.5 ptos)
v1 v1 vO1 = 3 R1 v O1 v1 2R1 2 v1 v1 ve v1 v1 vO2 3 ve = v O2 v1 R3 2 R3 2 2 v O1 v 2 v v v R4 iRL O 1 O 2 e 2 R4 R4 v2 v2 vO 2
iRL
2. Suponiendo VCC=10 V y RL=R4, obtenga los posibles valores de ve para asegurar que ambos AO´s funcionen en la zona lineal. (0.5 ptos)
ve v 2 vO 2 e 2 caso más restrictivo:-VCC ve VCC v O1 v O1 v v vO 2 v 2 RL RL R4 2 O 1 e
vO 2 vO 1
E.B. – PC, junio-2015, pág.-4 VD D
Problema 3. (3.5 ptos.) El circuito amplificador de la Figura 5 utiliza dos transistores iguales (Q1=Q2), siendo vg un generador de señal de frecuencias medias. Con los datos indicados, responda a las cuestiones que se plantean. DATOS: Q1=Q2:k=0.5mA/V2,VT=2V, VA=. R1=R2=R3=68k, Rg=1k, RL=RD=2k. VDD=12V. C1=C2=C3: cortocircuitos para las frecuencias de vg.
Zo RD
C3 vo
R1 Q1
C2
R2
Zi Rg
+
vg
RL
Q2
C1
R3
Fig. 5
1. Punto de polarización de los transistores, esto es: ID1, VDS1, VGS1, ID2, VDS2, VGS2. (1.5 ptos)
VDD
R1 R 2 R 3 V1 V2
RD R1
D1 Q1
V1
+
VGS1 -
R2
ID1=ID2 D2 Q2
V2 R3
VDD V (R 3 ) DD 4V ; R1 R 2 R 3 3
Suponiendo ambos transistores en saturación: k k I D1 = (VGS 1 VT ) 2 ID 2 (VGS 2 VT ) 2 2 2 I =I V GS2 V 2 4V D1 D 2 V GS1 V GS2 4V ; Q1 Q 2 k 0.5 (4 2) 2 1mA (VGS 2 VT ) 2 2 2 V GS1 V1 4 8 4V ;
I D1 =I D 2 V DS2
+ VGS2 -
V DD V (R 2 R 3 ) DD 2 8V ; R1 R2 R3 3
V DS1 I DR D V DD V DS2 2 12 4 6V V DS1 V GS1 V T Q1 saturado;V DS2 V GS2 V T Q2 saturado
E.B. – PC, junio-2015, pág.-5
2. Circuito en pequeña señal del amplificador. Obtenga los valores de los parámetros en pequeña señal de los transistores (0.5 ptos).
RD vo
R1 Q1
Rg RL
vo +
-
+ vg
R2// R3
vgs2
gmvgs2
R2
+
-
Q2
Rg
gm vgs1
vgs1
RD
RL
+
R3
vg
g m1 g m 2 g m k (VGS VT ) 0.5(4 2) 1mA / V
3. Expresión literal de: 3.1. Impedancia de entrada. (0.2 ptos) 3.2. Impedancia de salida (0.3 ptos) 3.3. Ganancia de tensión v0/vg. (1 pto.) 3.1
Zi Rg R2 / /R3
3.2 Rg
io + vgs2
-
R2// R3 gmvgs2
-
gmvgs1
vgs1
+ RD
Eo
+
3.3
A partir del circuito equivalente de pequeña señal: v o g mv gs2 (R D / / R L ) v gs2
Eo ; dado que: io 0 g mv gs1 g mv gs 2 0
Zo
vo R2 / / R3 vg g m (R D / / R L ) Gv R2 / / R3 vg R g R2 / / R3 Rg R2 / / R3
vgs 2 io
Eo Zo RD RD
E.B. – PC, junio-2015, pág.-6
Problema 4. (2 ptos.) Con el circuito de la Figura 6 se detecta si la señal de entrada, ve, supera en algún instante un determinado umbral, en este caso de 2V. Una vez que la señal de entrada supere dicho umbral los diodos LED se iluminan, permaneciendo en ese estado aunque la señal de entrada deje de superar dicho umbral. En condiciones normales de funcionamiento la salida Q de los biestables está a nivel bajo y pasará a nivel alto cuando en la entrada S aparezca un nivel alto. DATOS: LED´s: VD=1.5 V, IFmáx =10 mA. D1=D2: IFmáx= 10 mA, V=0V, VRM=40V. VCC=5V. AO: ideal R VCC
S VCC
R1 + ve _
D1 v1 D2
Biestable 1
Q
VCC _ AO
vo VCC
+ S
VREF=2V
Biestable N
R
Q
Fig. 6
1. Considerando únicamente el circuito formado por R1, y los diodos D1 y D2 (este circuito actúa como protector de sobretensiones en la entrada del AO), y sabiendo que ve puede tomar valores entre –5 V y +10 V se pide: 1.1. Valores extremos de v1 (entrada “-“ AO). (0.2 ptos.)
Los valores extremos de v1 se producen para los valores extremos de ve : Para Ve 5V
D1 : OFF D1 : ON V1 V 2 0V ; Para Ve =10V V1 V 1 VCC 5V D2 : ON D2 : OFF
1.2. Valores posibles de R1. (0.6 ptos.)
Los valores extremos de V1 se producen para los valores extremos de Ve : D1 :OFF V 2 Ve Ve Ve 5 10 mA R1 peor caso Ve -5V R1 500 I D2 : D2 ON 10mA 0.01 R1 R1 D1 :ON Ve V 2 VCC Ve 5 V 5 5 10mA R1 e peor caso Ve 10V R1 500 ID1 10 mA 0.01 D2 : OFF R1 R1 R1 500
E.B. – PC, junio-2015, pág.-7
2. Obtenga la función de transferencia vo=f(v1). (0.2 ptos) VO VCC
0
2
V1(V)
3. Con los datos indicados en la tabla siguiente para la puerta NAND, inversor (NOT) y biestables. Puerta NAND NOT (drenador abierto) Biestables
VOHmin
VOLmax
VIHmin
VILmax
IOHmax
IOLmax
IIHmax
IILmax
Ci
4.9V ----
0.1V 0.1V
3.5V 3.5V
0,8V 0.8V
-4 mA 0 mA
4mA 50mA
0.5 μA 0.5 μA
-0.5 μA -0.5 μA
5pF 5pF
4.9V
0.1V
3.5V
0.8V
-4 mA
4mA
0.5 μA
-0.5 μA
8pF
Responda a las siguientes cuestiones: 3.1 Margen de ruido en la interconexión entre la puerta NAND y los biestables (0.3 ptos)
MR1 VOHmínNAND V iHmínBIEST 4.9 3.5 1.4V MR 0.7V MR0 ViLmínBIEST VOLmínNAND 0.8 0.1 0.7V
3.2 Valor mínimo de R (resistencia en serie con los diodos LED´s), asegurando que la tensión de salida de nivel bajo de los inversores (NOT) está dentro de los valores especificados en la tabla anterior (0.3 ptos.).
VONOT VOL ID
V CC V D V OL V V D V OL menor IDmáx ,IOLmáx I Dmáx 10mA R CC R I Dmáx
Peor caso VOL 0 R
5 1.5 350 0.01
E.B. – PC, junio-2015, pág.-8
3.3 Número máximo de biestables (N) si el tiempo de propagación de la puerta NAND no debe superar los 24 ns, teniendo en cuenta que el tiempo de propagación de la puerta NAND en función de la capacidad de carga, responde a la gráfica mostrada en la figura siguiente (0.4 ptos).
220
220 pF N parte _ entera 27 CiBIEST 8 pF ...