Basys 3-Español - Traducido basy3 PDF

Preview

Summary

Traducido basy3...

Description

1300 Tribunal de Henley

Pullman, WA99163 509.334.6306 www.digilentinc.com

Manual de referencia del tablero de Basys 3 ™ FPGA Revisado el 23 de marzo de 2017

ThismanualappliestotheBasys3rev.C

Visión general La placa Basys 3 es una plataforma de desarrollo de circuitos digitales completa y lista para usar basada en la última matriz de puerta programable en campo (FPGA) Artix®-7 de Xilinx®. Con su FPGA de alta capacidad (número de pieza Xilinx XC7A35T1CPG236C), bajo costo general y colección de puertos USB, VGA y otros, el Basys 3 puede albergar diseños que van desde circuitos combinacionales introductorios hasta circuitos secuenciales complejos como procesadores y controladores integrados. Incluye suficientes interruptores, LED y otros dispositivos de E / S para permitir que se complete una gran cantidad de diseños sin la necesidad de ningún hardware adicional, y suficientes pines de E / S FPGA no comprometidos para permitir que los diseños se expandan utilizando Digilent Pmods u otros tableros y circuitos personalizados.

El Artix-7 FPGA está optimizado para lógica de alto rendimiento y ofrece más capacidad, mayor rendimiento y más recursos que los diseños anteriores. Las características de Artix-7 35T incluyen:

•

33,280 celdas lógicas en 5200 rebanadas (cada rebanada contiene cuatro LUT de 6 entradas y 8 flip-flops)

•

1.800 Kbits de RAM de bloque rápido

•

Cinco mosaicos de gestión de reloj, cada uno con un bucle de bloqueo de fase (PLL)

•

90 rebanadas DSP

•

Velocidades de reloj interno superiores a 450 MHz

•

Convertidor analógico a digital en chip (XADC)

Los Basys 3.

El Basys 3 también ofrece una colección mejorada de puertos y periféricos, que incluyen:

•

•

16 interruptores de usuario

•

•

Pantalla de 4 dígitos y 7 segmentos

• Tres puertos Pmod

• Pmod para señales XADC

Salida VGA de 12 bits

• Puente USB-UART

•

•

• Puerto USB-JTAG de Digilent para programación FPGA y

16 LED de usuario

5 pulsadores de usuario

Flash en serie

• Host USB HID para ratones, teclados y tarjetas de memoria

comunicación El Basys 3 funciona con la nueva suite de diseño Vivado ™ de alto rendimiento de Xilinx. Vivado incluye muchas herramientas nuevas y flujos de diseño que facilitan y mejoran los últimos métodos de diseño. Se ejecuta más rápido, permite un mejor uso de los recursos FPGA y permite a los diseñadores concentrar su tiempo en evaluar alternativas de diseño. System Edition incluye un analizador lógico en chip, una herramienta de síntesis de alto nivel, otras herramientas de vanguardia y la versión gratuita WebPACK ™ permite crear diseños de Basys 3 sin costo adicional.

DOC #: 502-183

Copyright Digilent, Inc. Todos los derechos reservados. Otros nombres de productos y empresas mencionados pueden ser marcas comerciales de sus respectivos propietarios.

Página 1 de 19

Manual de referencia de la placa FPGA Basys 3 ™

dieciséis

15

14

13

12

10

11

9

1

8

2

2

7

3

2

6

4 5 Figura 1. Placa FPGA Basys 3 con rótulos.

Gritar

Descripción de Componente

Gritar

9

Descripción de Componente

1

LED de buena alimentación

2

Puerto (s) pmod

10

Puente de modo de programación

3

Puerto Pmod de señal analógica (XADC)

11

Conector de host USB

4

Pantalla de 7 segmentos de cuatro dígitos

12

Conector VGA

5

Interruptores deslizantes (16)

13

Puerto USB UART / JTAG compartido

6

LED (16)

14

Conector de alimentación externo

7

Botones pulsadores (5)

15

Interruptor de alimentación

8

Programación FPGA realizada LED

dieciséis

Puente de selección de potencia

Botón de reinicio de configuración FPGA

Tabla 1. Basys 3 Rótulos y descripciones de componentes.

En el sitio web de Digilent hay disponible una colección cada vez mayor de IP de soporte de placa, diseños de referencia y placas complementarias. Vea la página de Basys 3 en www.digilentinc.com para más información.

1

Fuentes de alimentación

La placa Basys 3 puede recibir energía del puerto Digilent USB-JTAG (J4) o de una fuente de alimentación externa de 5V. El puente JP3 (cerca del interruptor de encendido) determina qué fuente se utiliza. Todas las fuentes de alimentación Basys 3 se pueden encender y apagar con un solo interruptor de alimentación de nivel lógico (SW16). Un LED de buena potencia (LD20), impulsado por la salida de "potencia buena" de la fuente LTC3633, indica que las fuentes están encendidas y funcionando normalmente. En la Fig.2 se muestra una descripción general del circuito de alimentación de Basys 3.

Copyright Digilent, Inc. Todos los derechos reservados. Otros nombres de productos y empresas mencionados pueden ser marcas comerciales de sus respectivos propietarios.

Página 2 de 19

Manual de referencia de la placa FPGA Basys 3 ™

Poder Cambiar

(SW16)

5V externo Suministro

+

JP2

-

VU5V0

ENCENDIDO APAGADO

Host USB tipo A Conector (J2)

J6

Micro USB Puerto (J4)

Selección de fuente de energía

VIN2 EN2

PGOOD2

VIN1 EN1

PGOOD1

2A

1A

IC10: LTC3633

JP2 USB

3,3 V 1,0 V Encendido

LED (LD20)

EXTERNO

VIN ES

PGOOD 300 mA

1,8 V

IC11: LTC3621 Figura 2. Circuito de alimentación del Basys 3.

El puerto USB puede proporcionar suficiente energía para la gran mayoría de diseños. Algunas aplicaciones exigentes, incluidas las que controlan varias placas de periféricos, pueden requerir más energía de la que puede proporcionar el puerto USB. Además, es posible que algunas aplicaciones deban ejecutarse sin estar conectadas al puerto USB de una PC. En estos casos, se puede utilizar una fuente de alimentación externa o un paquete de baterías.

Se puede utilizar una fuente de alimentación externa enchufándola al cabezal de alimentación externa (J6) y configurando el puente JP2 en "EXT". La fuente debe entregar 4.5VDC a 5.5VDC y al menos 1A de corriente (es decir, al menos 5W de potencia). Se pueden comprar muchos suministros adecuados a través de Digi-Key u otros proveedores de catálogos.

Se puede usar una batería externa conectando el terminal positivo de la batería al pin "EXT" de J6 y el terminal negativo al pin "GND" de J6. La energía proporcionada a los dispositivos USB que están conectados al conector de host J2 no está regulada. Por lo tanto, es necesario limitar el voltaje máximo de una batería externa a 5,5 V CC. El voltaje mínimo del paquete de baterías depende de la aplicación; si se utiliza la función USB Host (J2), al menos Se debe proporcionar 4.6V. En otros casos, la tensión mínima es de 3,6 V. Los circuitos reguladores de voltaje de Linear Technology crean los suministros requeridos de 3.3V, 1.8V y 1.0V desde la entrada de energía principal. La Tabla 2 proporciona información adicional (las corrientes típicas dependen en gran medida de la configuración de FPGA y los valores proporcionados son típicos de diseños de velocidad / tamaño medio).

Circuitos

Suministro

3,3 V

E / S FPGA, puertos USB, relojes, flash, PMOD

Dispositivo

Corriente (máxima / típica)

IC10: LTC3633

2A / 0.1 hasta 1.5A

1,0 V

Núcleo FPGA

IC10: LTC3633

2A / 0.2 hasta 1.3A

1,8 V

FPGA auxiliar y RAM

IC11: LTC3621

300mA / 0.05 hasta 0.15A

Tabla 2. Fuentes de alimentación Basys 3.

Copyright Digilent, Inc. Todos los derechos reservados. Otros nombres de productos y empresas mencionados pueden ser marcas comerciales de sus respectivos propietarios.

Página 3 de 19

Manual de referencia de la placa FPGA Basys 3 ™

2

FPGA Configuración

Después del encendido, el Artix-7 FPGA debe configurarse (o programarse) antes de que pueda realizar cualquier función. Puede configurar la FPGA de una de estas tres formas: 1. Una PC puede usar el circuito USB-JTAG de Digilent (puerto J4, etiquetado como "PROG") para programar la FPGA en cualquier momento que esté encendida.

2. Un archivo almacenado en el dispositivo flash serial no volátil (SPI) se puede transferir a la FPGA usando el puerto SPI. 3. Se puede transferir un archivo de programación desde una memoria USB conectada al puerto USB HID. La Figura 3 muestra las diferentes opciones disponibles para configurar la FPGA. Un puente de "modo" integrado (JP1) selecciona entre los modos de programación. Puerto USB-JTAG / UART

Micro-AB USB Conector (J4)

USB

SPI

Controlador

JTAG

Destello

Puerto

1x6 JTAG JTAG de 6 pines

Modo cuádruple SPI

Puerto

Encabezamiento

Modo (JP1)

Artix-7

Encabezado (J5)

JP1

M0 M2 M1

Host USB tipo A Conector (J2)

JTAG

Hecho

2 PIC24

Flash SPI

De serie

Prog. Puerto

Prog

USB Modo de programación

Figura 3. Opciones de configuración de Basys 3.

Los datos de configuración de FPGA se almacenan en archivos llamados bitstreams que tienen la extensión de archivo .bit. El software Vivado de Xilinx puede crear flujos de bits desde VHDL, Verilog® o archivos fuente basados en esquemas. Los flujos de bits se almacenan en celdas de memoria basadas en SRAM dentro de la FPGA. Estos datos definen las funciones lógicas y las conexiones del circuito de la FPGA, y siguen siendo válidos hasta que se borran al quitar la alimentación de la placa, al presionar el botón de reinicio adjunto a la entrada PROG o al escribir un nuevo archivo de configuración usando el puerto JTAG.

Un flujo de bits Artix-7 35T es típicamente de 17,536,096 bits y puede tardar mucho en transferirse. El tiempo que lleva programar el Basys 3 se puede reducir comprimiendo el flujo de bits antes de programar y luego permitiendo que la FPGA descomprima el flujo de bits durante la configuración. Dependiendo de la complejidad del diseño, se pueden lograr relaciones de compresión de 10x. La compresión de flujo de bits se puede habilitar dentro de Xilinx Tools (Vivado) para que ocurra durante la generación. Para obtener instrucciones sobre cómo hacer esto, consulte la documentación de Xilinx para el conjunto de herramientas que se está utilizando.

Después de ser programado exitosamente, el FPGA hará que se ilumine el LED "DONE". Al presionar el botón "PROG" en cualquier momento, se restablecerá la memoria de configuración en la FPGA. Después de reiniciarse, la FPGA intentará inmediatamente reprogramarse a sí misma a partir del método que haya seleccionado el puente del modo de programación. Las siguientes secciones proporcionan más detalles sobre la programación del Basys 3 utilizando los diferentes métodos disponibles.

Copyright Digilent, Inc. Todos los derechos reservados. Otros nombres de productos y empresas mencionados pueden ser marcas comerciales de sus respectivos propietarios.

Página 4 de 19

Manual de referencia de la placa FPGA Basys 3 ™

2.1 Programación JTAG Las herramientas de Xilinx normalmente se comunican con FPGA mediante el puerto de acceso de prueba y la arquitectura de escaneo de límites, comúnmente conocida como JTAG. Durante la programación JTAG, se transfiere un archivo .bit desde la PC a la FPGA utilizando el circuito integrado Digilent USB-JTAG (puerto J4) o un programador JTAG externo, como el Digilent JTAG-HS2 conectado al puerto J5 (ubicado debajo del puerto JA ). Puede realizar la programación JTAG en cualquier momento después de que el Basys 3 se haya encendido, independientemente de la configuración del puente de modo (JP1). Si la FPGA ya está configurada, la configuración existente se sobrescribe con el flujo de bits que se transmite a través de JTAG. Establecer el puente de modo en la configuración JTAG (visto en la Fig. 3) es útil para evitar que la FPGA se configure desde cualquier otra fuente de flujo de bits hasta que se produzca una programación JTAG.

Programar el Basys 3 con un flujo de bits sin comprimir utilizando el circuito USB_JTAG integrado generalmente toma alrededor de cinco segundos. La programación JTAG se puede realizar utilizando el servidor de hardware en Vivado. El proyecto de demostración disponible en digilentinc.com proporciona un tutorial detallado sobre cómo programar su placa.

2.2 Programación JTAG Al programar un dispositivo flash no volátil, un archivo de flujo de bits se transfiere a la memoria flash en un proceso de dos pasos. Primero, la FPGA se programa con un circuito que puede programar dispositivos flash, y luego los datos se transfieren al dispositivo flash a través del circuito FPGA (esta complejidad está oculta al usuario por las herramientas de Xilinx). Una vez que se ha programado el dispositivo flash, puede configurar automáticamente la FPGA en un evento de encendido o reinicio posterior según lo determinado por la configuración del puente de modo (consulte la Fig. 3). Los archivos de programación almacenados en el dispositivo flash permanecerán hasta que se sobrescriban, independientemente de los eventos de ciclo de energía.

La programación del flash puede tardar hasta uno o dos minutos, lo que se debe principalmente al largo proceso de borrado inherente a la tecnología de memoria. Sin embargo, una vez escrita, la configuración de FPGA puede ser muy rápida, menos de un segundo. La compresión de flujo de bits, el ancho del bus SPI y la tasa de configuración son factores controlados por las herramientas de Xilinx que pueden afectar la velocidad de configuración.

La programación Quad-SPI se puede realizar usando Vivado.

2.3 Programación USBHost Puede programar la FPGA desde un pendrive conectado al puerto USB-HID (J2) haciendo lo siguiente:

1.

Formatee el dispositivo de almacenamiento (Pen drive) con un sistema de archivos FAT32.

2.

Coloque un único archivo de configuración .bit en el directorio raíz del dispositivo de almacenamiento. Conecte

3.

el dispositivo de almacenamiento al Basys 3.

4.

Configure el puente del modo de programación JP1 en el Basys 3 en "USB".

5.

Presione el botón PROG o apague y encienda el Basys 3.

La FPGA se configurará automáticamente con el archivo .bit en el dispositivo de almacenamiento seleccionado. La FPGA rechazará cualquier archivo .bit que no esté creado para el dispositivo Artix-7 adecuado.

El estado de la función auxiliar, o LED "BUSY" (LD16), proporciona información visual sobre el estado del proceso de configuración cuando la FPGA aún no está programada:

•

Cuando se enciende de manera constante, el microcontrolador auxiliar está arrancando o leyendo actualmente el medio de configuración (pen drive) y descargando un flujo de bits a la FPGA.

•

Un pulso lento significa que el microcontrolador está esperando que se conecte un medio de configuración. En caso

•

de error durante la configuración, el LED parpadeará rápidamente.

Copyright Digilent, Inc. Todos los derechos reservados. Otros nombres de productos y empresas mencionados pueden ser marcas comerciales de sus respectivos propietarios.

Página 5 de 19

Manual de referencia de la placa FPGA Basys 3 ™

Cuando la FPGA se ha configurado correctamente, el comportamiento del LED es específico de la aplicación. Por ejemplo, si se conecta un teclado USB, un parpadeo rápido indicará la recepción de un informe de entrada HID desde el teclado.

3

Memoria

La placa Basys 3 contiene un dispositivo Flash en serie no volátil de 32 Mbit, que se conecta al FPGA Artix-7 mediante un bus SPI de modo cuádruple dedicado (x4). Las conexiones y asignaciones de pines entre la FPGA y el dispositivo flash en serie se muestran en la Fig.4. Los archivos de configuración de FPGA se pueden escribir en Quad SPI Flash (número de pieza de Spansion S25FL032), y las configuraciones de modo están disponibles para hacer que la FPGA lea automáticamente una configuración de este dispositivo al encenderlo. Un archivo de configuración Artix-7 35T requiere poco más de dos Mbytes de memoria, dejando aproximadamente el 48% del dispositivo flash disponible para los datos del usuario.

NOTA: Consulte las hojas de datos del fabricante y los diseños de referencia publicados en el sitio web de Digilent para obtener más información sobre los dispositivos de memoria.

Flash SPI

K19 D18 D19 G18 F18 C11

Artix-7

CS # SDI / DQ0

SDO / DQ1 WP # / DQ2 HLD # / DQ3

SCK

Flash SPI

Figura 4. Memoria externa Basys 3.

4

Osciladores / Relojes

La placa Basys 3 incluye un solo oscilador de 100 MHz conectado al pin W5 (W5 es una entrada MRCC en el banco 34). El reloj de entrada puede impulsar MMCM o PLL para generar relojes de varias frecuencias y con relaciones de fase conocidas que pueden ser necesarias a lo largo de un diseño. Algunas reglas restringen qué MMCM y PLL pueden ser controlados por el reloj de entrada de 100 MHz. Para obtener una descripción completa de estas reglas y de las capacidades de los recursos de reloj Artix-7, consulte la "Guía del usuario de recursos de reloj FPGA de la serie 7" disponible en Xilinx. Xilinx ofrece LogiCORE ™ Clocking Wizard IP para ayudar a los usuarios a generar los diferentes relojes necesarios para un diseño específico. Este asistente instancia correctamente los MMCM y PLL necesarios en función de las frecuencias deseadas y las relaciones de fase especificadas por el usuario. El asistente generará un componente contenedor fácil de usar alrededor de estos recursos de reloj que se puede insertar en el diseño del usuario. Se puede acceder al Asistente de reloj desde el IP Catalog, que se puede encontrar en la sección Project Manager del Flow Navigator en Vivado.

Copyright Digilent, Inc. Todos los derechos reservados. Otros nombres de productos y empresas mencionados pueden ser marcas comerciales de sus respectivos propietarios.

Página 6 de 19

Manual de referencia de la placa FPGA Basys 3 ™

5

Puente USB-UART (puerto serie)

El Basys 3 incluye un puente FTDI FT2232HQ USB-UART (conectado al conector J4) que le permite usar aplicaciones de PC para comunicarse con la placa usando comandos de puerto COM estándar de Windows. Los controladores de puerto USB-COM gratuitos, disponibles en www.ftdichip.com ba...